Datasets:

docz1105

/

ComBack_Plus_Plus

like 0

[ "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "maxCallFrameSize", "=", "(", "maxCallFrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";" ]

[ "unsigned", "maxCallFrameSize", "=", "MFI", "->", "getMaxCallFrameSize", "(", ")", ";", "unsigned", "minCallFrameSize", "=", "PPCFrameInfo", "::", "getMinCallFrameSize", "(", "Subtarget", ".", "isPPC64", "(", ")", ",", "Subtarget", ".", "isMachoABI", "(", ")", ")", ";", "maxCallFrameSize", "=", "std", "::", "max", "(", "maxCallFrameSize", ",", "minCallFrameSize", ")", ";" ]

[ "match_code", "<STR_LIT>", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_or", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_5ab2be", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "}" ]

[ "size_t", "H", "=", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ";", "return", "ShuffleMask", "(", "Mask", ".", "take_back", "(", "H", ")", ")", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_portnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_3op", ">", ",", "Enc_ea4c54", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bool", "AArch64FastISel", "::", "fastLowerArguments", "(", ")", "{", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "const", "Function", "*", "F", "=", "FuncInfo", ".", "Fn", ";", "if", "(", "F", "->", "isVarArg", "(", ")", ")", "return", "false", ";", "CallingConv", "::", "ID", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";", "if", "(", "CC", "!=", "CallingConv", "::", "C", "&&", "CC", "!=", "CallingConv", "::", "Swift", ")", "return", "false", ";", "unsigned", "GPRCnt", "=", "<NUM_LIT>", ";", "unsigned", "FPRCnt", "=", "<NUM_LIT>", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "const", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "++", "Idx", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "SwiftSelf", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "SwiftError", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "VT", "=", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "!", "Subtarget", "->", "hasFPARMv8", "(", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "Subtarget", "->", "isLittleEndian", "(", ")", ")", ")", "return", "false", ";", "if", "(", "VT", ">=", "MVT", "::", "i1", "&&", "VT", "<=", "MVT", "::", "i64", ")", "++", "GPRCnt", ";", "else", "if", "(", "(", "VT", ">=", "MVT", "::", "f16", "&&", "VT", "<=", "MVT", "::", "f64", ")", "||", "VT", ".", "is64BitVector", "(", ")", "||", "VT", ".", "is128BitVector", "(", ")", ")", "++", "FPRCnt", ";", "else", "return", "false", ";", "if", "(", "GPRCnt", ">", "<NUM_LIT>", "||", "FPRCnt", ">", "<NUM_LIT>", ")", "return", "false", ";", "}", "static", "const", "MCPhysReg", "Registers", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", "}", ";", "unsigned", "GPRIdx", "=", "<NUM_LIT>", ";", "unsigned", "FPRIdx", "=", "<NUM_LIT>", ";", "for", "(", "auto", "const", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "MVT", "VT", "=", "TLI", ".", "getSimpleValueType", "(", "DL", ",", "Arg", ".", "getType", "(", ")", ")", ";", "unsigned", "SrcReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "VT", ">=", "MVT", "::", "i1", "&&", "VT", "<=", "MVT", "::", "i32", ")", "{", "SrcReg", "=", "Registers", "[", "<NUM_LIT>", "]", "[", "GPRIdx", "++", "]", ";", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "VT", "=", "MVT", "::", "i32", ";", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i64", ")", "{", "SrcReg", "=", "Registers", "[", "<NUM_LIT>", "]", "[", "GPRIdx", "++", "]", ";", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "MVT", "::", "f16", ")", "{", "SrcReg", "=", "Registers", "[", "<NUM_LIT>", "]", "[", "FPRIdx", "++", "]", ";", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "{", "SrcReg", "=", "Registers", "[", "<NUM_LIT>", "]", "[", "FPRIdx", "++", "]", ";", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "(", "VT", "==", "MVT", "::", "f64", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", "{", "SrcReg", "=", "Registers", "[", "<NUM_LIT>", "]", "[", "FPRIdx", "++", "]", ";", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", ".", "is128BitVector", "(", ")", ")", "{", "SrcReg", "=", "Registers", "[", "<NUM_LIT>", "]", "[", "FPRIdx", "++", "]", ";", "RC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected value type.", "<STR_LIT>", ")", ";", "unsigned", "DstReg", "=", "FuncInfo", ".", "MF", "->", "addLiveIn", "(", "SrcReg", ",", "RC", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "updateValueMap", "(", "&", "Arg", ",", "ResultReg", ")", ";", "}", "return", "true", ";", "}" ]

[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "do", "target-", "specific", "argument", "lowering", "." ]

[ "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "RI2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RI2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "f", "'", ";" ]

[ "strcpy", "(", "str", ",", "form", ")", ";", "cp", "=", "&", "str", "[", "strlen", "(", "str", ")", "]", ";", "if", "(", "delayed", ")", "{", "*", "cp", "++", "=", "'", "%", "'", ";", "*", "cp", "++", "=", "'", "#", "'", ";", "}", "if", "(", "annultrue", ")", "{", "*", "cp", "++", "=", "'", "a", "'", ";", "*", "cp", "++", "=", "'", "t", "'", ";", "}", "if", "(", "annulfalse", ")", "{", "*", "cp", "++", "=", "'", "a", "'", ";", "*", "cp", "++", "=", "'" ]

[ "if", "(", "useAM3", ")", "{" ]

[ "if", "(", "VT", ".", "SimpleTy", "==", "MVT", "::", "f32", "||", "VT", ".", "SimpleTy", "==", "MVT", "::", "f64", ")", "Addr", ".", "Offset", "/", "=", "<NUM_LIT>", ";", "if", "(", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "int", "FI", "=", "Addr", ".", "Base", ".", "FI", ";", "int", "Offset", "=", "Addr", ".", "Offset", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "FuncInfo", ".", "MF", ",", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";" ]

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]

[ "}" ]

[ "MachineBasicBlock", "*", "SplitBB", "=", "MBB", ".", "splitAt", "(", "MI", ",", "true", ")", ";", "using", "DomTreeT", "=", "DomTreeBase", "<", "MachineBasicBlock", ">", ";", "SmallVector", "<", "DomTreeT", "::", "UpdateType", ",", "<NUM_LIT>", ">", "DTUpdates", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "SplitBB", "->", "successors", "(", ")", ")", "{", "DTUpdates", ".", "push_back", "(", "{", "DomTreeT", "::", "Insert", ",", "SplitBB", ",", "Succ", "}", ")", ";", "DTUpdates", ".", "push_back", "(", "{", "DomTreeT", "::", "Delete", ",", "&", "MBB", ",", "Succ", "}", ")", ";" ]

[ ".", "IsCheriPureCap", "(", ")", ";" ]

[ "bool", "MipsSubtarget", "::", "isABI_CheriPureCap", "(", ")", "const", "{", "return", "getABI", "(", ")" ]

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>" ]

[ "<FIXS>", "MVT", "OpTy", "=", "ty", "(", "Op1", ")", ";", "const", "SDLoc", "&", "dl", "(", "Op", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "OpTy", "==", "MVT", "::", "v2i16", "||", "OpTy", "==", "MVT", "::", "v4i8", ")", "{", "MVT", "ElemTy", "=", "OpTy", ".", "getVectorElementType", "(", ")", ";", "assert", "(", "ElemTy", ".", "isScalarInteger", "(", ")", ")", ";", "MVT", "WideTy", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "getIntegerVT", "(", "<NUM_LIT>", "*", "ElemTy", ".", "getSizeInBits", "(", ")", ")", ",", "OpTy", ".", "getVectorNumElements", "(", ")", ")", ";", "return", "DAG", ".", "getSExtOrTrunc", "(", "DAG", ".", "getSelect", "(", "dl", ",", "WideTy", ",", "PredOp", ",", "DAG", ".", "getSExtOrTrunc", "(", "Op1", ",", "dl", ",", "WideTy", ")", ",", "DAG", ".", "getSExtOrTrunc", "(", "Op2", ",", "dl", ",", "WideTy", ")", ")", ",", "dl", ",", "OpTy", ")", ";", "<FIXE>" ]

[ "HexagonTargetLowering", "::", "LowerVSELECT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "PredOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "EVT", "OpVT", "=", "Op1", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "<BUGE>", "<BUGS>", "if", "(", "OpVT", "==", "MVT", "::", "v2i16", ")", "{", "SDValue", "X1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "MVT", "::", "v2i32", ",", "Op1", ")", ";", "SDValue", "X2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "MVT", "::", "v2i32", ",", "Op2", ")", ";", "SDValue", "SL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "VSELECT", ",", "DL", ",", "MVT", "::", "v2i32", ",", "PredOp", ",", "X1", ",", "X2", ")", ";", "SDValue", "TR", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "MVT", "::", "v2i16", ",", "SL", ")", ";", "return", "TR", ";", "<BUGE>", "}", "return", "SDValue", "(", ")", ";" ]

[ "return", "false", ";" ]

[ "case", "ARM", "::", "MVE_VLDRBS32_pre", ":", "case", "ARM", "::", "MVE_VLDRBU16_pre", ":", "case", "ARM", "::", "MVE_VLDRBU32_pre", ":", "case", "ARM", "::", "MVE_VLDRHS32_pre", ":", "case", "ARM", "::", "MVE_VLDRHU32_pre", ":", "case", "ARM", "::", "MVE_VLDRBU8_pre", ":", "case", "ARM", "::", "MVE_VLDRHU16_pre", ":", "case", "ARM", "::", "MVE_VLDRWU32_pre", ":", "case", "ARM", "::", "MVE_VSTRB16_pre", ":", "case", "ARM", "::", "MVE_VSTRB32_pre", ":", "case", "ARM", "::", "MVE_VSTRH32_pre", ":", "case", "ARM", "::", "MVE_VSTRBU8_pre", ":", "case", "ARM", "::", "MVE_VSTRHU16_pre", ":", "case", "ARM", "::", "MVE_VSTRWU32_pre", ":", "return", "true", ";", "}" ]

[ "<FIXS>", "defm", "BRCONDeq", ":", "BranchCondEQ", "seteq", ",", "BRHZr16", ",", "BRZr32", ">", ";", "defm", "BRCONDne", ":", "BranchCondEQ", "setne", ",", "BRHNZr16", ",", "BRNZr32", ">", ";", "<FIXE>" ]

[ "(", "brinst32", "(", "CEQr32", "R32C", ":", "$", "rA", ",", "R32C", ":", "$", "rB", ")", ",", "bb", ":", "$", "dest", ")", ">", ";", "}", "<BUGS>", "defm", "BRCONDeq", ":", "BranchCondEQ", "seteq", ",", "BRHZ", ",", "BRZ", ">", ";", "defm", "BRCONDne", ":", "BranchCondEQ", "setne", ",", "BRHNZ", ",", "BRNZ", ">", ";", "<BUGE>", "multiclass", "BranchCondLGT", "PatFrag", "cond", ",", "SPUInstr", "brinst16", ",", "SPUInstr", "brinst32", ">", "{" ]

[ ">", ";" ]

[ "class", "PRECRQ_RS_PH_W_ENC", ":", "CMP_EQ_QB_R3_FMT", "<", "<NUM_LIT>" ]

[ "bool", "VZeroUpperInserter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "ST", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasAVX", "(", ")", "||", "ST", ".", "hasAVX512", "(", ")", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "EverMadeChange", "=", "false", ";", "bool", "YMMUsed", "=", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "X86", "::", "VR256RegClass", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "i", "=", "RC", "->", "begin", "(", ")", ",", "e", "=", "RC", "->", "end", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{", "if", "(", "!", "MRI", ".", "reg_nodbg_empty", "(", "*", "i", ")", ")", "{", "YMMUsed", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "YMMUsed", ")", "{", "return", "false", ";", "}", "assert", "(", "BlockStates", ".", "empty", "(", ")", "&&", "DirtySuccessors", ".", "empty", "(", ")", "&&", "<STR_LIT>", "X86VZeroUpper state should be clear", "<STR_LIT>", ")", ";", "BlockStates", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "processBasicBlock", "(", "*", "I", ")", ";", "if", "(", "checkFnHasLiveInYmm", "(", "MRI", ")", ")", "addDirtySuccessor", "(", "MF", ".", "front", "(", ")", ")", ";", "while", "(", "!", "DirtySuccessors", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "DirtySuccessors", ".", "back", "(", ")", ";", "DirtySuccessors", ".", "pop_back", "(", ")", ";", "BlockState", "&", "BBState", "=", "BlockStates", "[", "MBB", ".", "getNumber", "(", ")", "]", ";", "if", "(", "BBState", ".", "FirstUnguardedCall", "!=", "MBB", ".", "end", "(", ")", ")", "insertVZeroUpper", "(", "BBState", ".", "FirstUnguardedCall", ",", "MBB", ")", ";", "if", "(", "BBState", ".", "ExitState", "==", "PASS_THROUGH", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "MBB #", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", " was Pass-through, is now Dirty-out.\\n", "<STR_LIT>", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", ".", "succ_begin", "(", ")", ",", "SE", "=", "MBB", ".", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "addDirtySuccessor", "(", "*", "*", "SI", ")", ";", "}", "}", "BlockStates", ".", "clear", "(", ")", ";", "return", "EverMadeChange", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "if", "(", "Next", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "Next", "->", "isTerminator", "(", ")", ")", "splitBlock", "(", "MBB", ",", "*", "BranchMI", ",", "MDT", ")", ";" ]

[ "generateEndPgm", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ",", "true", ")", ";", "}", "else", "{", "ensureEarlyExitBlock", "(", "MBB", ",", "false", ")", ";", "MachineInstr", "*", "BranchMI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_CBRANCH_EXECZ", ")", ")", ".", "addMBB", "(", "EarlyExitBlock", ")", ";", "auto", "Next", "=", "std", "::", "next", "(", "BranchMI", "->", "getIterator", "(", ")", ")", ";" ]

[ "O", ")", ";" ]

[ "void", "BPFInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", "," ]

[ "const", "char", "*", "GBZ80TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::WRAPPER", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::SCF", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::CCF", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::RLC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::RRC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::RL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::RR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::SLA", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::SRA", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::SLL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::SRL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::SHL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::LSHR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::ASHR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::CP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::SELECT_CC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::BR_CC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::CALL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "GBZ80ISD::RET", "<STR_LIT>", ";", "}", "}" ]

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ ";" ]

[ "def", "CD8VO", ":", "CD8VForm", "<", "<NUM_LIT>", ">" ]

[ "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dst", ";", "let", "SrcA", "=", "src", ";", "let", "SrcB", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Switches", "=", "<NUM_LIT>", ";" ]

[ "]", ")", ";" ]

[ "if", "(", "code", "==", "PLUS", ")", "{", "gen_old_insn", "=", "gen_adddi3_old", ";", "gen_si_insn", "=", "gen_addsi3", ";", "gen_insn", "=", "gen_adcdi3", ";", "}", "else", "if", "(", "code", "==", "MINUS", ")", "{", "gen_old_insn", "=", "gen_subdi3_old", ";", "gen_si_insn", "=", "gen_subsi3", ";", "gen_insn", "=", "gen_sbcdi3", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "if", "(", "code", "==", "PLUS", "&&", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "temp", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "temp", ";", "}", "if", "(", "!", "TARGET_QMATH", ")", "{", "emit_insn", "(", "(", "*", "gen_old_insn", ")", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "else", "if", "(", "hi_only", ")", "{", "if", "(", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "{", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "}", "operands", "[", "<NUM_LIT>", "]", "=", "fixup_mathdi_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "fixup_mathdi_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "fixup_mathdi_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")", ";", "if", "(", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_move_insn", "(", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", ",", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", ")", ";", "emit_insn", "(", "(", "*", "gen_si_insn", ")", "(", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", ",", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", ",", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", ")", ")", ";", "}", "else", "{", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "code", "==", "PLUS", ")", "emit_insn", "(", "gen_ashldi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "const1_rtx", ")", ")", ";", "else", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "const0_rtx", ")", ";", "return", ";", "}", "operands", "[", "<NUM_LIT>", "]", "=", "fixup_mathdi_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")", ";", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "else", "operands", "[", "<NUM_LIT>", "]", "=", "fixup_mathdi_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")", ";", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "else", "operands", "[", "<NUM_LIT>", "]", "=", "fixup_mathdi_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")", ";", "if", "(", "code", "==", "PLUS", "&&", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", ")", "{", "temp", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "temp", ";", "}", "if", "(", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", ")", "{", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>" ]

[ "<NUM_LIT>", ";" ]

[ "def", "J2_jumpf_nopred_map", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "b15_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_db2bce9c", ",", "TypeMAPPING", ">", ",", "Requires", "<", "[", "HasV60", "]", ">", "{", "let", "isPseudo", "=" ]

[ "isUndef", "(", ")", ")", "break", ";" ]

[ "SDValue", "FirstOp", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Op", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "FirstOp", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "FirstOp", "." ]

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

[ "if", "(", "isNullConstant", "(", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{" ]

[ "if", "(", "ISD", "::", "isBuildVectorAllZeros", "(", "Vec", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "ISD", "::", "isBuildVectorAllZeros", "(", "SubVec", ".", "getNode", "(", ")", ")", ")", "return", "getZeroVector", "(", "OpVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "if", "(", "SubVec", ".", "getOpcode", "(", ")", "==", "ISD", "::", "INSERT_SUBVECTOR", "&&", "ISD", "::", "isBuildVectorAllZeros", "(", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "{", "unsigned", "Idx2Val", "=", "SubVec", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "dl", ",", "OpVT", ",", "getZeroVector", "(", "OpVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ",", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "IdxVal", "+", "Idx2Val", ",", "dl", ")", ")", ";", "}", "if", "(", "SubVec", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_SUBVECTOR", "&&", "IdxVal", "==", "<NUM_LIT>", "&&", "SubVec", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "INSERT_SUBVECTOR", ")", "{", "SDValue", "Ins", "=", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Ins", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "ISD", "::", "isBuildVectorAllZeros", "(", "Ins", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "&&", "Ins", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueSizeInBits", "(", ")", "<=", "SubVecVT", ".", "getSizeInBits", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "dl", ",", "OpVT", ",", "getZeroVector", "(", "OpVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ",", "Ins", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "IsI1Vector", "&&", "SubVec", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "IdxVal", "==", "<NUM_LIT>", ")", "{", "MVT", "CastVT", "=", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "NumElems", "=", "OpVT", ".", "getSizeInBits", "(", ")", "/", "CastVT", ".", "getScalarSizeInBits", "(", ")", ";", "MVT", "NewVT", "=", "MVT", "::", "getVectorVT", "(", "CastVT", ".", "getVectorElementType", "(", ")", ",", "NumElems", ")", ";", "SDValue", "Insert", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "dl", ",", "NewVT", ",", "DAG", ".", "getBitcast", "(", "NewVT", ",", "Vec", ")", ",", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "OpVT", ",", "Insert", ")", ";", "}", "}", "if", "(", "IsI1Vector", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SubVec", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_SUBVECTOR", "&&", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", "==", "OpVT", "&&", "(", "IdxVal", "!=", "<NUM_LIT>", "||", "!", "Vec", ".", "isUndef", "(", ")", ")", ")", "{", "int", "ExtIdxVal", "=", "SubVec", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "ExtIdxVal", "!=", "<NUM_LIT>", ")", "{", "int", "VecNumElts", "=", "OpVT", ".", "getVectorNumElements", "(", ")", ";", "int", "SubVecNumElts", "=", "SubVecVT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", "(", "VecNumElts", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "VecNumElts", ";", "++", "i", ")", "Mask", "[", "i", "]", "=", "i", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "SubVecNumElts", ";", "++", "i", ")", "Mask", "[", "i", "+", "IdxVal", "]", "=", "i", "+", "ExtIdxVal", "+", "VecNumElts", ";", "return", "DAG", ".", "getVectorShuffle", "(", "OpVT", ",", "dl", ",", "Vec", ",", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mask", ")", ";", "}", "}", "if", "(", "(", "IdxVal", "==", "OpVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", "&&", "Vec", ".", "getOpcode", "(", ")", "==", "ISD", "::", "INSERT_SUBVECTOR", "&&", "OpVT", ".", "getSizeInBits", "(", ")", "==", "SubVecVT", ".", "getSizeInBits", "(", ")", "*", "<NUM_LIT>", ")", "{" ]

[ "const", "{" ]

[ "int", "SICABIInfo", "::", "EhDataRegSize", "(", ")" ]

[ "<FIXS>", "const", "char", "*", "fname", ";", "<FIXE>" ]

[ "int", "named", ";", "{", "rtx", "result", "=", "<NUM_LIT>", ";", "<BUGS>", "char", "*", "fname", ";", "<BUGE>", "int", "regpass", "=", "<NUM_LIT>", ";" ]

[ "}" ]

[ "case", "MEMMODEL_RELEASE", ":", "return", "false", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}" ]

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "VIlong", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VIlong", "[", "(", "match_operand", ":", "VIlong", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VIlong", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VRLNM", ")", ")", "]" ]

[ "val", ";" ]

[ "rtx", "addr", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "REG", ")", "return", "BASE_REG_P", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "rtx", "offset", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "HOST_WIDE_INT" ]

[ "}" ]

[ "static", "MachineBasicBlock", "*", "getFalseBranch", "(", "MachineBasicBlock", "*", "blk", ",", "MachineInstr", "*", "instr", ")", "{", "assert", "(", "blk", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineBasicBlock", "*", "trueBranch", "=", "getTrueBranch", "(", "instr", ")", ";", "MachineBasicBlock", "::", "succ_iterator", "iter", "=", "blk", "->", "succ_begin", "(", ")", ";", "MachineBasicBlock", "::", "succ_iterator", "iterNext", "=", "iter", ";", "++", "iterNext", ";", "return", "(", "*", "iter", "==", "trueBranch", ")", "?", "*", "iterNext", ":", "*", "iter", ";" ]

[ "<NUM_LIT>", ")", ";" ]

[ "int", "unsignedp", "=", "TYPE_UNSIGNED", "(", "valtype", ")", ";", "const_tree", "func", "=", "fn_decl_or_type", ";", "if", "(", "fn_decl_or_type", "&&", "!", "DECL_P", "(", "fn_decl_or_type", ")", ")", "fn_decl_or_type", "=", "NULL", ";", "mode", "=", "promote_function_mode", "(", "valtype", ",", "mode", ",", "&", "unsignedp", ",", "func", "," ]

[ "(", "Code", ")", ")", ";" ]

[ "break", ";", "case", "<NUM_LIT>", ":", "Code", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Code", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm" ]

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>" ]

[ "}" ]

[ "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "PPC", "::", "B", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "PPC", "::", "BCC", ")", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "PPC", "::", "BCC", ")", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "PPC", "::", "B", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "return", "<NUM_LIT>", ";" ]

[ "return", "CALL_INDIRECT_v4f32", ";" ]

[ "return", "CALL_INDIRECT_i32", ";", "case", "PCALL_INDIRECT_i64", ":", "return", "CALL_INDIRECT_i64", ";", "case", "PCALL_INDIRECT_f32", ":", "return", "CALL_INDIRECT_f32", ";", "case", "PCALL_INDIRECT_f64", ":", "return", "CALL_INDIRECT_f64", ";", "case", "PCALL_INDIRECT_v16i8", ":", "return", "CALL_INDIRECT_v16i8", ";", "case", "PCALL_INDIRECT_v8i16", ":", "return", "CALL_INDIRECT_v8i16", ";", "case", "PCALL_INDIRECT_v4i32", ":", "return", "CALL_INDIRECT_v4i32", ";", "case", "PCALL_INDIRECT_v2i64", ":", "return", "CALL_INDIRECT_v2i64", ";", "case", "PCALL_INDIRECT_v4f32", ":" ]

[ "dl", ",", "VT", ",", "Tmp2", ",", "Tmp3", ")", ";" ]

[ "SDValue", "Lo", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Amt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "AmtVT", "=", "Amt", ".", "getValueType", "(", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "AmtVT", ",", "DAG", ".", "getConstant", "(", "BitWidth", ",", "AmtVT", ")", ",", "Amt", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Amt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Hi", ",", "Tmp1", ")", ";", "SDValue", "Tmp4", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", "," ]

[ "}" ]

[ "if", "(", "!", "(", "flags", "&", "SECTION_DEBUG", ")", ")", "fputs", "(", "<STR_LIT>", ",#alloc", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "flags", "&", "SECTION_WRITE", ")", "fputs", "(", "<STR_LIT>", ",#write", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "flags", "&", "SECTION_TLS", ")", "fputs", "(", "<STR_LIT>", ",#tls", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "flags", "&", "SECTION_CODE", ")", "fputs", "(", "<STR_LIT>", ",#execinstr", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "flags", "&", "SECTION_NOTYPE", ")", ";", "else", "if", "(", "flags", "&", "SECTION_BSS", ")", "fputs", "(", "<STR_LIT>", ",#nobits", "<STR_LIT>", ",", "asm_out_file", ")", ";", "else", "fputs", "(", "<STR_LIT>", ",#progbits", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fputc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";" ]

[ "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_testn_epi8_mask", "(", "_", "_", "mmask64", "_", "_", "U", "," ]

[ "<FIXS>", "gcc_assert", "(", "!", "TARGET_H8300", ")", ";", "<FIXE>", "<FIXS>", "gcc_unreachable", "(", ")", ";", "<FIXE>" ]

[ "wlength", "+=", "<NUM_LIT>", ";", "break", ";", "case", "SImode", ":", "<BUGS>", "if", "(", "TARGET_H8300", ")", "abort", "(", ")", ";", "<BUGE>", "wlength", "+=", "<NUM_LIT>", ";", "break", ";", "default", ":", "<BUGS>", "abort", "(", ")", ";", "<BUGE>", "}", "return", "<NUM_LIT>", "*", "wlength", ";", "}" ]

[ "ShiftAmtSrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "BB", ";", "++", "I", ";", "MachineBasicBlock", "*", "LoopBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "RemBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "LoopBB", ")", ";", "F", "->", "insert", "(", "I", ",", "RemBB", ")", ";", "RemBB", "->", "transferSuccessors", "(", "BB", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "BB", "->", "succ_begin", "(", ")", ",", "SE", "=", "BB", "->", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "EM", "->", "insert", "(", "std", "::", "make_pair", "(", "*", "SI", ",", "RemBB", ")", ")", ";", "BB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "BB", "->", "addSuccessor", "(", "RemBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "RemBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "unsigned", "ShiftAmtReg", "=", "RI", ".", "createVirtualRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "unsigned", "ShiftAmtReg2", "=", "RI", ".", "createVirtualRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "unsigned", "ShiftReg", "=", "RI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftReg2", "=", "RI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftAmtSrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(" ]

[ "static", "bool", "xstormy16_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "const", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "return", "(", "size", "==", "-", "<NUM_LIT>", "||", "size", ">", "UNITS_PER_WORD", "*", "NUM_ARGUMENT_REGISTERS", ")", ";", "}" ]

[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]

[ "}" ]

[ "return", "Sum", "+", "getInstSizeInBytes", "(", "MI", ")", ";", "}", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "std", "::", "for_each", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ",", "[", "&", "TRI", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "C", ".", "initLRU", "(", "TRI", ")", ";", "}", ")", ";", "auto", "CantGuaranteeValueAcrossCall", "=", "[", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "LiveRegUnits", "LRU", "=", "C", ".", "LRU", ";", "return", "(", "!", "LRU", ".", "available", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "!", "LRU", ".", "available", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "!", "LRU", ".", "available", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "}", ";", "RepeatedSequenceLocs", ".", "erase", "(", "std", "::", "remove_if", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ",", "CantGuaranteeValueAcrossCall", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ")", ";", "if", "(", "RepeatedSequenceLocs", ".", "empty", "(", ")", ")", "return", "outliner", "::", "OutlinedFunction", "(", ")", ";", "unsigned", "LastInstrOpcode", "=", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ";", "auto", "SetCandidateCallInfo", "=", "[", "&", "RepeatedSequenceLocs", "]", "(", "unsigned", "CallID", ",", "unsigned", "NumBytesForCall", ")", "{", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "C", ".", "setCallInfo", "(", "CallID", ",", "NumBytesForCall", ")", ";", "}", ";", "unsigned", "FrameID", "=", "MachineOutlinerDefault", ";", "unsigned", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "if", "(", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "SetCandidateCallInfo", "(", "MachineOutlinerTailCall", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "LastInstrOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "LastInstrOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "FrameID", "=", "MachineOutlinerThunk", ";", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "SetCandidateCallInfo", "(", "MachineOutlinerThunk", ",", "<NUM_LIT>", ")", ";" ]

[ "false", ",", "false", ")", ";" ]

[ "bool", "isu10Imm", "(", ")", "const", "{", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", "," ]

[ "<STR_LIT>" ]

[ "(", "set", "(", "zero_extract", ":", "DI", "(", "reg", ":", "DI", "GSR_REG", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "plus", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]

[ "}" ]

[ "case", "UNIT_REQ_LS", ":", "case", "UNIT_REQ_DS", ":", "return", "<NUM_LIT>", ";", "case", "UNIT_REQ_DLS", ":", "return", "<NUM_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";" ]

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "(", "model", ")", ")" ]

[ "(", "unspec_volatile", ":", "SHORT", "[", "(", "match_operand", ":", "SHORT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_LX", ")", ")", ")", "]", "<STR_LIT>", "{", "enum", "memmodel", "model", "=", "memmodel_from_int", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "if", "(", "is_mm_relaxed", "(", "model", ")", "|", "|", "is_mm_consume", "(", "model", ")", "|", "|", "is_mm_release" ]

[ "(", ")", ";" ]

[ "const", "RegisterBank", "*", "DstBank", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "DstBank", ")", ";", "if", "(", "!", "DstRC", ")", "return", "false", ";", "ArrayRef", "<", "int16_t", ">", "SubRegs", "=", "TRI", ".", "getRegSplitParts", "(", "DstRC", ",", "SrcSize", "/", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "DstReg", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "I", "+", "<NUM_LIT>", ")", ";", "MIB", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ",", "getUndefRegState", "(", "Src", ".", "isUndef", "(", ")", ")", ")", ";", "MIB", ".", "addImm", "(", "SubRegs", "[", "I", "]", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ";", "if", "(", "SrcRC", "&&", "!", "RBI", ".", "constrainGenericRegister", "(", "Src", ".", "getReg", "(", ")", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "}", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "MI", ".", "eraseFromParent" ]

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "lshiftrt", ":", "I", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "R_FLAGS", ")", ")", "]", ")", "]" ]

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "==", "ARMBaseTargetMachine", "::", "ARM_ABI_APCS", ";" ]

[ "return", "TM", ".", "TargetABI" ]

[ "}" ]

[ "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "DelList", ";", "const", "DataLayout", "&", "DL", "=", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "BB", ":", "*", "F", ")", "for", "(", "auto", "&", "II", ":", "BB", ")", "if", "(", "Value", "*", "Const", "=", "ConstantFoldInstruction", "(", "&", "II", ",", "DL", ",", "nullptr", ")", ")", "{", "II", ".", "replaceAllUsesWith", "(", "Const", ")", ";", "DelList", ".", "push_back", "(", "&", "II", ")", ";", "}", "for", "(", "auto", "Inst", ":", "DelList", ")", "{", "DropAllReferences", "(", "Inst", ")", ";", "Inst", "->", "removeFromParent", "(", ")", ";", "}" ]

[ "'", ";" ]

[ "case", "AMDGPU", "::", "TMA_LO", ":", "O", "<<", "<STR_LIT>", "tma_lo", "<STR_LIT>", ";", "return", ";", "case", "AMDGPU", "::", "TMA_HI", ":", "O", "<<", "<STR_LIT>", "tma_hi", "<STR_LIT>", ";", "return", ";", "case", "AMDGPU", "::", "EXEC_LO", ":", "O", "<<", "<STR_LIT>", "exec_lo", "<STR_LIT>", ";", "return", ";", "case", "AMDGPU", "::", "EXEC_HI", ":", "O", "<<", "<STR_LIT>", "exec_hi", "<STR_LIT>", ";", "return", ";", "case", "AMDGPU", "::", "FLAT_SCR_LO", ":", "O", "<<", "<STR_LIT>", "flat_scratch_lo", "<STR_LIT>", ";", "return", ";", "case", "AMDGPU", "::", "FLAT_SCR_HI", ":", "O", "<<", "<STR_LIT>", "flat_scratch_hi", "<STR_LIT>", ";", "return", ";", "default", ":", "break", ";", "}", "unsigned", "RegIdx", "=", "MRI", ".", "getEncodingValue", "(", "reg", ")", "&", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "unsigned", "NumRegs", ";", "if", "(", "MRI", ".", "getRegClass", "(", "AMDGPU", "::", "VGPR_32RegClassID", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'", "v", "'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "AMDGPU", "::", "SGPR_32RegClassID", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'", "s", "'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "AMDGPU", "::", "VReg_64RegClassID", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'", "v", "'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "AMDGPU", "::", "SGPR_64RegClassID", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'", "s", "'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "AMDGPU", "::", "VReg_128RegClassID", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'", "v", "'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "AMDGPU", "::", "SGPR_128RegClassID", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'", "s", "'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "AMDGPU", "::", "VReg_96RegClassID", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'", "v", "'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "AMDGPU", "::", "VReg_256RegClassID", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'", "v", "'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "AMDGPU", "::", "SReg_256RegClassID", ")", ".", "contains", "(", "reg", ")", ")", "{", "O", "<<", "'", "s" ]

[ "return", "LowerFormalArguments_Darwin", "(", "Chain", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";" ]

[ "if", "(", "PPCSubTarget", ".", "isSVR4ABI", "(", ")", ")", "{", "if", "(", "PPCSubTarget", ".", "isPPC64", "(", ")", ")", "return", "LowerFormalArguments_64SVR4", "(", "Chain", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "else", "return", "LowerFormalArguments_32SVR4", "(", "Chain", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "}", "else", "{" ]

[ ";" ]

[ "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Terminator", ".", "ExtraRelaxSize", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unrecognized branch instruction", "<STR_LIT>", ")", ";", "}", "Terminator", ".", "Branch", "=", "&", "MI", ";", "Terminator", ".", "TargetBlock", "=", "TII", "->", "getBranchInfo", "(", "MI", ")", ".", "getMBBTarget", "(", ")", "->", "getNumber", "(", ")", ";", "}", "return", "Terminator" ]

[ "}" ]

[ "bool", "MipsSEDAGToDAGISel", "::", "selectVSplatMaskL", "(", "SDValue", "N", ",", "SDValue", "&", "Imm", ")", "const", "{", "APInt", "ImmValue", ";", "EVT", "EltTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", ")", "N", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "selectVSplat", "(", "N", ".", "getNode", "(", ")", ",", "ImmValue", ",", "EltTy", ".", "getSizeInBits", "(", ")", ")", "&&", "ImmValue", ".", "getBitWidth", "(", ")", "==", "EltTy", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "ImmValue", "==", "~", "(", "~", "ImmValue", "&", "~", "(", "~", "ImmValue", "+", "<NUM_LIT>", ")", ")", ")", "{", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmValue", ".", "countPopulation", "(", ")", "-", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "EltTy", ")", ";", "return", "true", ";", "}" ]

[ "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", "Unexpected ADR target type!", "<STR_LIT>", ")", ";" ]

[ "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";" ]

[ "offset", "=", "offset", "+", "offset_adj", ";" ]

[ "rtx", "reg", "[", "<NUM_LIT>", "]", ";", "rtx", "sub_reg", ";", "rtx", "temp_reg", ",", "temp_sub_reg", ";", "int", "num_reg", ";", "temp_reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "temp_sub_reg", "=", "gen_lowpart", "(", "QImode", ",", "temp_reg", ")", ";", "if", "(", "mode", "==", "DImode", ")", "{", "reg", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "<NUM_LIT>", ")", ";", "reg", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "<NUM_LIT>", ")", ";", "width", "=", "GET_MODE_SIZE", "(", "SImode", ")", "-", "<NUM_LIT>", ";", "}", "else", "{", "reg", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "}", "for", "(", "num_reg", "=", "(", "mode", "==", "DImode", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "num_reg", ">", "<NUM_LIT>", ";", "num_reg", "--", ")", "{", "sub_reg", "=", "gen_lowpart", "(", "QImode", ",", "reg", "[", "<NUM_LIT>", "]", ")", ";", "mem", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "QImode", ",", "plus_constant", "(", "Pmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "offset", ")", ")", ";", "emit_move_insn", "(", "mem", "[", "<NUM_LIT>", "]", ",", "sub_reg", ")", ";", "while", "(", "width", ">", "<NUM_LIT>", ")", "{" ]

[ "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";" ]

[ "printOperand", "(", "MI", ",", "opNum", ",", "O", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", ";" ]

[ "v2i32", "VPR64", ":", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2i32", "(", "bitconvert", "(", "v8i8", "VPR64", ":", "$", "src", ")", ")", ")", ",", "(" ]

[ "SI", "WCGR3", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "reg", ":" ]

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "let", "hasSideEffects", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_12", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";", "let", "validForTailPredication", "=", "<NUM_LIT>", ";" ]

[ "int", "SystemZTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ",", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ",", "const", "Instruction", "*", "CxtI", ")", "{", "unsigned", "ScalarBits", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "const", "unsigned", "DivInstrCost", "=", "<NUM_LIT>", ";", "const", "unsigned", "DivMulSeqCost", "=", "<NUM_LIT>", ";", "const", "unsigned", "SDivPow2Cost", "=", "<NUM_LIT>", ";", "bool", "SignedDivRem", "=", "Opcode", "==", "Instruction", "::", "SDiv", "||", "Opcode", "==", "Instruction", "::", "SRem", ";", "bool", "UnsignedDivRem", "=", "Opcode", "==", "Instruction", "::", "UDiv", "||", "Opcode", "==", "Instruction", "::", "URem", ";", "bool", "DivRemConst", "=", "false", ";", "bool", "DivRemConstPow2", "=", "false", ";", "if", "(", "(", "SignedDivRem", "||", "UnsignedDivRem", ")", "&&", "Args", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "const", "Constant", "*", "C", "=", "dyn_cast", "<", "Constant", ">", "(", "Args", "[", "<NUM_LIT>", "]", ")", ")", "{", "const", "ConstantInt", "*", "CVal", "=", "(", "C", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "?", "dyn_cast_or_null", "<", "const", "ConstantInt", ">", "(", "C", "->", "getSplatValue", "(", ")", ")", ":", "dyn_cast", "<", "const", "ConstantInt", ">", "(", "C", ")", ")", ";", "if", "(", "CVal", "!=", "nullptr", "&&", "(", "CVal", "->", "getValue", "(", ")", ".", "isPowerOf2", "(", ")", "||", "(", "-", "CVal", "->", "getValue", "(", ")", ")", ".", "isPowerOf2", "(", ")", ")", ")", "DivRemConstPow2", "=", "true", ";", "else", "DivRemConst", "=", "true", ";", "}", "}", "if", "(", "!", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "if", "(", "Opcode", "==", "Instruction", "::", "FAdd", "||", "Opcode", "==", "Instruction", "::", "FSub", "||", "Opcode", "==", "Instruction", "::", "FMul", "||", "Opcode", "==", "Instruction", "::", "FDiv", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "Instruction", "::", "FRem", ")", "return", "LIBCALL_COST", ";", "if", "(", "Args", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "ST", "->", "hasMiscellaneousExtensions3", "(", ")", ")", "{", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", ")", "{", "for", "(", "const", "Value", "*", "A", ":", "Args", ")", "{", "if", "(", "const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "A", ")", ")", "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "And", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Or", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Xor", ")", ")", "return", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "Opcode", "==", "Instruction", "::", "Or", "||", "Opcode", "==", "Instruction", "::", "And", ")", "{", "for", "(", "const", "Value", "*", "A", ":", "Args", ")", "{", "if", "(", "const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "A", ")", ")", "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Xor", ")", "return", "<NUM_LIT>", ";", "}", "}", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Or", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "ScalarBits", "==", "<NUM_LIT>", ")", "{", "if", "(", "ST", "->", "hasLoadStoreOnCond2", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "DivRemConstPow2", ")", "return", "(", "SignedDivRem", "?", "SDivPow2Cost", ":", "<NUM_LIT>", ")", ";", "if", "(", "DivRemConst", ")", "return", "DivMulSeqCost", ";", "if", "(", "SignedDivRem", "||", "UnsignedDivRem", ")", "return", "DivInstrCost", ";", "}", "else", "if", "(", "ST", "->", "hasVector", "(", ")", ")", "{", "unsigned", "VF", "=", "cast", "<", "VectorType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", ";", "unsigned", "NumVectors", "=", "getNumVectorRegs", "(", "Ty", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Shl", "||", "Opcode", "==", "Instruction", "::", "LShr", "||", "Opcode", "==", "Instruction", "::", "AShr", ")", "{", "return", "NumVectors", ";", "}", "if", "(", "DivRemConstPow2", ")", "return", "(", "NumVectors", "*", "(", "SignedDivRem", "?", "SDivPow2Cost", ":", "<NUM_LIT>", ")", ")", ";", "if", "(", "DivRemConst", ")", "return", "VF", "*", "DivMulSeqCost", "+", "getScalarizationOverhead", "(", "Ty", ",", "Args", ")", ";", "if", "(", "(", "SignedDivRem", "||", "UnsignedDivRem", ")", "&&", "VF", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "Instruction", "::", "FAdd", "||", "Opcode", "==", "Instruction", "::", "FSub", "||", "Opcode", "==", "Instruction", "::", "FMul", "||", "Opcode", "==", "Instruction", "::", "FDiv", ")", "{", "switch", "(", "ScalarBits", ")", "{", "case", "<NUM_LIT>", ":", "{", "if", "(", "ST", "->", "hasVectorEnhancements1", "(", ")", ")", "return", "NumVectors", ";", "unsigned", "ScalarCost", "=", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", "->", "getScalarType", "(", ")", ")", ";", "unsigned", "Cost", "=", "(", "VF", "*", "ScalarCost", ")", "+", "getScalarizationOverhead", "(", "Ty", ",", "Args", ")", ";", "if", "(", "VF", "==", "<NUM_LIT>", ")", "Cost", "*=", "<NUM_LIT>", ";", "return", "Cost", ";", "}", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "NumVectors", ";", "default", ":", "break", ";", "}", "}", "if", "(", "Opcode", "==", "Instruction", "::", "FRem", ")", "{", "unsigned", "Cost", "=", "(", "VF", "*", "LIBCALL_COST", ")", "+", "getScalarizationOverhead", "(", "Ty", ",", "Args", ")", ";", "if", "(", "VF", "==", "<NUM_LIT>", "&&", "ScalarBits", "==", "<NUM_LIT>", ")", "Cost", "*=", "<NUM_LIT>", ";", "return", "Cost", ";", "}", "}", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ",", "Args", ",", "CxtI", ")", ";", "}" ]

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "<NUM_LIT>", ";" ]

[ "def", "F2_conv_uw2sf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=" ]

[ "rtx", "ix86_fixup_binary_operands", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "int", "matching_memory", ";", "rtx", "src1", ",", "src2", ",", "dst", ";", "dst", "=", "operands", "[", "<NUM_LIT>", "]", ";", "src1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "src2", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "GET_RTX_CLASS", "(", "code", ")", "==", "RTX_COMM_ARITH", "&&", "(", "rtx_equal_p", "(", "dst", ",", "src2", ")", "||", "immediate_operand", "(", "src1", ",", "mode", ")", ")", ")", "{", "rtx", "temp", "=", "src1", ";", "src1", "=", "src2", ";", "src2", "=", "temp", ";", "}", "matching_memory", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "dst", ")", "==", "MEM", ")", "{", "if", "(", "rtx_equal_p", "(", "dst", ",", "src1", ")", ")", "matching_memory", "=", "<NUM_LIT>", ";", "else", "if", "(", "GET_RTX_CLASS", "(", "code", ")", "==", "RTX_COMM_ARITH", "&&", "rtx_equal_p", "(", "dst", ",", "src2", ")", ")", "matching_memory", "=", "<NUM_LIT>", ";", "else", "dst", "=", "gen_reg_rtx", "(", "mode", ")", ";", "}", "if", "(", "GET_CODE", "(", "src1", ")", "==", "MEM", "&&", "GET_CODE", "(", "src2", ")", "==", "MEM", ")", "{", "if", "(", "matching_memory", "!=", "<NUM_LIT>", ")", "src2", "=", "force_reg", "(", "mode", ",", "src2", ")", ";", "else", "src1", "=", "force_reg", "(", "mode", ",", "src1", ")", ";", "}", "if", "(", "(", "CONSTANT_P", "(", "src1", ")", "||", "(", "!", "matching_memory", "&&", "GET_CODE", "(", "src1", ")", "==", "MEM", ")", ")", "&&", "GET_RTX_CLASS", "(", "code", ")", "!=", "RTX_COMM_ARITH", ")", "src1", "=", "force_reg", "(", "mode", ",", "src1", ")", ";", "src1", "=", "operands", "[", "<NUM_LIT>", "]", "=", "src1", ";", "src2", "=", "operands", "[", "<NUM_LIT>", "]", "=", "src2", ";", "return", "dst", ";", "}" ]

[ "Fix", "up", "OPERANDS", "to", "satisfy", "ix86_binary_operator_ok", ".", "Return", "the", "destination", "to", "use", "for", "the", "operation", ".", "If", "different", "from", "the", "true", "destination", "in", "operands", "[", "0", "]", ",", "a", "copy", "operation", "will", "be", "required", "." ]

[ ",", "VGPR_32", ">", ";" ]

[ "def", ":", "FlatStoreSignedPat", "<", "GLOBAL_STORE_SHORT", ",", "truncstorei16_global", ",", "i32" ]

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MEMBAR", ")", ")", "]" ]

[ "<FIXS>", "let", "Predicates", "=", "[", "IsFP64bit", ",", "HasStdEnc", "]", ",", "DecoderNamespace", "=", "<STR_LIT>", "in", "{", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "let", "isCodeGenOnly", "=", "<NUM_LIT>", "in", "{", "def", "MOVZ_I64_D64", ":", "CMov_I_F_FT", "<STR_LIT>", ",", "GPR64Opnd", ",", "FGR64Opnd", ",", "IIFmove", ">", ",", "CMov_I_F_FM", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "def", "MOVN_I64_D64", ":", "CMov_I_F_FT", "<STR_LIT>", ",", "GPR64Opnd", ",", "FGR64Opnd", ",", "IIFmove", ">", ",", "CMov_I_F_FM", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "}", "<FIXE>" ]

[ "CMov_I_F_FM", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "}", "<BUGS>", "let", "Predicates", "=", "[", "IsFP64bit", ",", "HasStdEnc", "]", ",", "isCodeGenOnly", "=", "<NUM_LIT>", "in", "{", "<BUGE>", "def", "MOVZ_I_D64", ":", "CMov_I_F_FT", "<STR_LIT>", ",", "GPR32Opnd", ",", "FGR64Opnd", ",", "IIFmove", ">", ",", "CMov_I_F_FM", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "<BUGS>", "def", "MOVZ_I64_D64", ":", "CMov_I_F_FT", "<STR_LIT>", ",", "GPR64Opnd", ",", "FGR64Opnd", ",", "IIFmove", ">", ",", "CMov_I_F_FM", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "<BUGE>", "def", "MOVN_I_D64", ":", "CMov_I_F_FT", "<STR_LIT>", ",", "GPR32Opnd", ",", "FGR64Opnd", ",", "IIFmove", ">", ",", "CMov_I_F_FM", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "<BUGS>", "def", "MOVN_I64_D64", ":", "CMov_I_F_FT", "<STR_LIT>", ",", "GPR64Opnd", ",", "FGR64Opnd", ",", "IIFmove", ">", ",", "CMov_I_F_FM", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";", "<BUGE>", "}", "def", "MOVT_I", ":", "CMov_F_I_FT", "<STR_LIT>", ",", "GPR32Opnd", ",", "IIArith", ",", "MipsCMovFP_T", ">", "," ]

[ "&", "<NUM_LIT>", ";" ]

[ "static", "DecodeStatus", "DecodeRegListOperand16", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "Regs", "[", "]", "=", "{", "Mips", "::", "S0", ",", "Mips", "::", "S1", ",", "Mips", "::", "S2", ",", "Mips", "::", "S3", "}", ";", "unsigned", "RegLst", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "RegNum", "=", "RegLst" ]

[ "}" ]

[ "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "DONE" ]

[ "<STR_LIT>", "{", "rtx", "op1", "=", "ia64_expand_move", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "if", "(", "!", "op1", ")" ]

[ "<FIXS>", "[", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "match_operand", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "clobber", "(", "reg", ":", "SI", "LR_REGNO", ")", ")", "]", "<STR_LIT>" ]

[ "}" ]

[ "OutStreamer", "->", "GetCommentOS", "(", ")", "<<", "'", "\\n", "'", ";", "}", "}", "MCSectionXCOFF", "*", "Csect", "=", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "GV", ",", "GVKind", ",", "TM", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Csect", ")", ";", "const", "DataLayout", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "GV", "->", "hasCommonLinkage", "(", ")", "||", "GVKind", ".", "isBSSLocal", "(", ")", "||", "GVKind", ".", "isThreadBSSLocal", "(", ")", ")", "{", "Align", "Alignment", "=", "GV", "->", "getAlign", "(", ")", ".", "getValueOr", "(", "DL", ".", "getPreferredAlign", "(", "GV", ")", ")", ";", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", ";", "GVSym", "->", "setStorageClass", "(", "TargetLoweringObjectFileXCOFF", "::", "getStorageClassForGlobal", "(", "GV", ")", ")", ";", "if", "(", "GVKind", ".", "isBSSLocal", "(", ")", "||", "GVKind", ".", "isThreadBSSLocal", "(", ")", ")", "OutStreamer", "->", "emitXCOFFLocalCommonSymbol", "(", "OutContext", ".", "getOrCreateSymbol", "(", "GVSym", "->", "getSymbolTableName", "(", ")", ")", ",", "Size", ",", "GVSym", ",", "Alignment", ".", "value", "(", ")", ")", ";", "else", "OutStreamer", "->", "emitCommonSymbol", "(", "GVSym", ",", "Size", ",", "Alignment", ".", "value", "(", ")", ")", ";", "return", ";", "}", "MCSymbol", "*", "EmittedInitSym", "=", "GVSym", ";", "emitLinkage", "(", "GV", ",", "EmittedInitSym", ")", ";", "emitAlignment", "(", "getGVAlignment", "(", "GV", ",", "DL", ")", ",", "GV", ")", ";", "if", "(", "!", "TM", ".", "getDataSections", "(", ")", "||", "GV", "->", "hasSection", "(", ")", ")", "{", "OutStreamer", "->", "emitLabel", "(", "EmittedInitSym", ")", ";", "}", "llvm", "::", "for_each", "(", "GOAliasMap", "[", "GV", "]", ",", "[", "this", "]", "(", "const", "GlobalAlias", "*", "Alias", ")", "{", "OutStreamer", "->", "emitLabel", "(", "getSymbol", "(", "Alias", ")", ")", ";", "}", ")", ";", "emitGlobalConstant", "(", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ",", "GV", "->", "getInitializer", "(", ")", ")", ";" ]

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "imm4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "pattern", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zdn", ";" ]

[ ")", ")", ";" ]

[ "void", "LLVMInitializeXtensaAsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "XtensaAsmPrinter", ">", "Z", "(", "getTheXtensaTarget", "(" ]

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]

[ "Func", ")", ";" ]

[ "inline", "static", "bool", "isLocalToFunc", "(", "std", "::", "string", "&", "Func", ",", "std", "::", "string", "&", "Var", ")", "{", "if", "(", "!", "isLocalName", "(", "Var", ")", ")", "return", "false", ";", "std", "::", "string", "Func1", "=", "addPrefix", "(" ]

[ "MI", ".", "eraseFromParent", "(", ")", ";" ]

[ "static", "bool", "applyShuffleVectorPseudo", "(", "MachineInstr", "&", "MI", ",", "ShuffleVectorPseudo", "&", "MatchInfo", ")", "{", "MachineIRBuilder", "MIRBuilder", "(", "MI", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "MatchInfo", ".", "Opc", ",", "{", "MatchInfo", ".", "Dst", "}", ",", "MatchInfo", ".", "SrcOps", ")", ";" ]

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "<FIXS>", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>" ]

[ "return", "selectShift", "(", "I", ",", "MRI", ",", "MF", ")", ";" ]

[ "case", "TargetOpcode", "::", "G_FRAME_INDEX", ":", "return", "selectFrameIndexOrGep", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "selectGlobalValue", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "return", "selectConstant", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "materializeFP", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectTruncOrPtrToInt", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "return", "selectCopy", "(", "I", ",", "MRI", ")", ";", "case", "TargetOpcode", "::", "G_ZEXT", ":", "return", "selectZext", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "return", "selectAnyext", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "return", "selectCmp", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_UADDE", ":", "return", "selectUadde", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectUnmergeValues", "(", "I", ",", "MRI", ",", "MF", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "return", "selectMergeValues", "(", "I", ",", "MRI", ",", "MF", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectExtract", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectInsert", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectCondBranch", "(", "I", ",", "MRI", ",", "MF", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "G_PHI", ":", "return", "selectImplicitDefOrPHI", "(", "I", ",", "MRI", ")", ";", "case", "TargetOpcode", "::", "G_SHL", ":", "case", "TargetOpcode", "::", "G_ASHR", ":", "case", "TargetOpcode", "::", "G_LSHR", ":" ]

[ "const", "{" ]

[ "bool", "isLittle", "(", ")" ]

[ "if", "(", "DL", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", "==", "<NUM_LIT>", ")", "continue", ";" ]

[ "if", "(", "CC", "==", "CallingConv", "::", "AMDGPU_KERNEL", ")", "return", "lowerFormalArgumentsKernel", "(", "B", ",", "F", ",", "VRegs", ")", ";", "const", "bool", "IsGraphics", "=", "AMDGPU", "::", "isGraphics", "(", "CC", ")", ";", "const", "bool", "IsEntryFunc", "=", "AMDGPU", "::", "isEntryFunctionCC", "(", "CC", ")", ";", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "B", ".", "getMBB", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "SIRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "Info", "->", "allocateModuleLDSGlobal", "(", "F", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "if", "(", "Info", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "Register", "ImplicitBufferPtrReg", "=", "Info", "->", "addImplicitBufferPtr", "(", "*", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "ImplicitBufferPtrReg", ",", "&", "AMDGPU", "::", "SGPR_64RegClass", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ImplicitBufferPtrReg", ")", ";", "}", "if", "(", "Info", "->", "hasFlatScratchInit", "(", ")", "&&", "!", "Subtarget", ".", "isAmdPalOS", "(", ")", ")", "{", "Register", "FlatScratchInitReg", "=", "Info", "->", "addFlatScratchInit", "(", "*", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "FlatScratchInitReg", ",", "&", "AMDGPU", "::", "SGPR_64RegClass", ")", ";", "CCInfo", ".", "AllocateReg", "(", "FlatScratchInitReg", ")", ";", "}", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "unsigned", "PSInputNum", "=", "<NUM_LIT>", ";", "if", "(", "!", "FLI", ".", "CanLowerReturn", ")", "insertSRetIncomingArgument", "(", "F", ",", "SplitArgs", ",", "FLI", ".", "DemoteRegister", ",", "MRI", ",", "DL", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{" ]

[ "->", "hasVGPRs", "(", "SrcRC", ")", ";" ]

[ "unsigned", "DstReg", "=", "Copy", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "Copy", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcSubReg", "=", "Copy", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", "?", "MRI", ".", "getRegClass", "(", "DstReg", ")", ":", "TRI", "->", "getRegClass", "(", "DstReg", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "||", "DstRC", "==", "&", "AMDGPU", "::", "M0RegRegClass", "||", "MRI", ".", "getRegClass", "(", "SrcReg", ")", "==", "&", "AMDGPU", "::", "VReg_1RegClass", ")", "return", "false", ";", "SrcRC", "=", "TRI", "->", "getSubRegClass", "(", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ",", "SrcSubReg", ")", ";", "return", "TRI", "->", "isSGPRClass", "(", "DstRC", ")", "&&", "TRI" ]

[ "rtx", "lo_part", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "(", "sign_extend", ":", "DI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "{" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isNegated", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]

[ "OSABI", ")", ";" ]

[ "return", "createMBlazeELFObjectWriter", "(", "OS", "," ]

[ ")", ";" ]

[ "label_name", "=", "ggc_strdup", "(", "(", "*", "targetm", ".", "strip_name_encoding", ")", "(", "buf", ")", ")", ";", "label", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "label_name", ")", ";", "SYMBOL_REF_FLAGS", "(", "label", ")", "=", "SYMBOL_FLAG_LOCAL", ";", "}", "ip", "=", "gen_reg_rtx", "(", "Pmode" ]

[ "!=", "IntVT", ".", "getScalarSizeInBits", "(", ")", ")", "return", "false", ";" ]

[ "EVT", "IntVT", "=", "IntPow2", ".", "getValueType", "(", ")", ";", "if", "(", "FPVT", ".", "isVector", "(", ")", "&&", "FPVT", ".", "getScalarSizeInBits", "(", ")" ]

[ ":", "AsmOperandClass", "{" ]

[ "def", "Imm1_64Operand" ]

[ "(", "V2UHQ", "<STR_LIT>", ")" ]

[ "(", "V2HI", "<STR_LIT>", ")", "(", "V4QI", "<STR_LIT>", ")", "(", "V2HQ", "<STR_LIT>", ")" ]

[ "sw", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "InOperandList", "=", "(", "ins", "VRF", ":", "$", "op1", ",", "Src2", ":", "$", "op2", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "VRF", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "let", "isNotUsedInDisasm", "=", "!", "if", "(", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Src2", ")", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=" ]