Apa itu Verilog? Verilog adalah Bahasa Deskripsi Perangkat Keras; format tekstual untuk menggambarkan sirkuit dan sistem elektronik. Diterapkan pada desain elektronik, Verilog dimaksudkan untuk digunakan untuk verifikasi melalui simulasi, untuk analisis waktu, untuk analisis pengujian (analisis testabilitas dan penilaian kesalahan) dan untuk sintesis logika. Verilog HDL adalah standar IEEE - nomor 1364.