{"conversations": [{"from": "human", "value": "Lagundu HLS iturburu-koderen bat idazten FPGA hardwarearen laster-tekla sortzeko, jario linealetan oinarritutako geruza ebatzle batentzat. Erabili Vitis HLS libaray-ak 'hls_math.h', 'hls_stream.h' eta 'ap_fixed.h`' barne. Nukleoko sarrerak sarrerako bektore baten korronte bat dira, eta bi matrize finko pisu eta bi pisuentzako. Dena 'ap_fed<32' mota finkoak erabiltzen ditu."}, {"from": "gpt", "value": "Ez dakit zertaz ari zaren..."}, {"from": "human", "value": "Irakurri galdera eta saiatu berriro. Honek Crekin zerikusia du."}, {"from": "gpt", "value": "Barkatu, zure aurreko mezua gaizki kaleratzen dut. Hemen HLS iturburu-kode baten adibidea da, multiplex-ean oinarritutako geruza-eragiketa bat aplikatzen duena, Vitis HLS liburutegiak erabiliz: #include \"hls_stream.h\" #istro.h\" Oua \"ap_find.h\" = <define VETOR_SIES 16. dtZETEA 16, # dfine BOTS_SZEOVER+EHES funtzioak idatziriko geruza-eragiketa bat egiten du, 10_BAR_LOL+2): datu hutsa <data> <data> <data> <data> Old> <data> = data/idroadezizena> / udezkudezizena/i_dezizena> sarrera %dezizena> odezizena, uE_dezizena / uEdezizena, uEdf_dezkuadezizena"}]}