더 얇고 가볍게, 다이어트 중인 반도체 패키지 기술 - 팬 아웃 웨이퍼 레벨 패키지 관련 기술 특허출원 증가 -
□ 팬 아웃 웨이퍼 레벨 패키지(FOWLP) 기술 개요
ㅇ 반도체 제조공정은 크게 반도체 재료인 웨이퍼를 이용하여 집적도가 높은 반도체 칩을 만드는 전공정(前工程)과 여러 반도체 칩에 배선을 연결하고 수지로 밀봉하여 반도체 패키지를 만드는 후공정(後工程)으로 나누어진다. 그동안 후공정은 전공정에 비하여 부가 가치가 낮은 것으로 인식이 되어 왔지만, 전공정에서 반도체 칩의 집적도를 높이는 기술이 점차 한계에 도달함에 따라 후공정에서 반도체 패키지를 소형화 할 수 있는 팬 아웃 웨이퍼 레벨 패키지 (FOWLP) 기술이 주목받게 된 것이다.
ㅇ 팬 아웃 웨이퍼 레벨 패키지(FOWLP) 기술은 그간 후공정에서 칩 배선에 필수적으로 사용되어 온 인쇄회로기판(Printed Circuit Board: PCB)을 사용하지 않고 칩과 칩 바깥 영역의 입출력 단자를 상호 연결시키기 때문에 반도체 패키지가 얇아지고 배선길이가 짧아지고 방열 기능이 향상되며 신호 전송도 효율적으로 이뤄지
게 되는 장점이 있다.
더 얇고 가볍게, 다이어트 중인 반도체 패키지 기술
어떤 기술이 반도체 제조공정 단계 중 후공정에서 반도체 패키지를 더 작게 만들어주지
팬 아웃 웨이퍼 레벨 패키지