Sabirač-oduzimač
U digitalnoj elektronici, sabirač oduzimač je kolo koje može da sabira ili oduzima brojeve (posebno binarne). Ispod je kolo koje radi sabiranje ili oduzimanje, u zavisnosti od kontrolnog signala. Takođe je moguće da se izgradi kolo koje vrši i sabiranja i oduzimanja u isto vreme.

Konstrukcija 

Imamo n-bitni sabirač za  i , tada je .
Zatim, pretpostavimo da su brojevi u komplementu dvojke.
Onda se izvši , teorija komplementa dvojke kaže da se obrće svaki bit sa NE vrata, a zatim dodajete jedan.
Ovo donosi ,što je lako uraditi sa nešto izmenjenim sabiračem.

Od svakog prethodnog  bitnog ulaza na sabirač sa 2-u-1 multiplekserom gde je:
 Ulaz 0 () je direktno kroz ()
 Ulaz 1 () negira ()
koji ima kontrolni ulaz  i početni prenos povezivanja je takođe povezan sa  onda:
 Kada je, modifikovani sabirač obavlja sabiranje
 Kada je , modifikovani sabirač obavlja oduzimanje

Ovo radi zato što, kada je ,  ulaz na sabirač je zaista  i prenos je u . Dodavanjem  na  i  dobijamo željeno oduzimanje .

Način na koji možete označiti broj  kao pozitivan ili negativan, bez korišćenja multipleksera za svaki bit, jeste da koristite XOR (Ekskluzivno OR) kolo, umesto kao prethodno, svaki bit.
 Prvo, ulaz za XOR kolo je aktuelni ulazni bit.
 Drugo, ulaz za XOR kolo je Kontolni ulaz za svako 

Ovo daje istu Tablicu istinitosti za bit koji dolazi sa sabirača kao i što multiplekserovo rešenje radi.
Kao kada je  XOR izlazno kolo će biti ono na šta je postavljen ulazni bit.
I kada je  efektivno će obrnuti bitni ulaz.

Uloga u aritmetičkoj logičkoj jedinici 
Sabirači su deo srži jedne aritmetičko-logičke jedinice(ALU).
Kontrona jedinica odlučuje koje operacije ALU treba da izvrši i postavlja ALU operacije.
 ulaz na sabirač oduzimač gore, bi bila jedna takva kontrolna linija od kontrolne jedinice.

Gore, sabirač oduzimač može lako da se proširi da sadrži, prihvata, više funkcija. Na primer, 2-u-1 multiplekser mogao bi biti uveden na svaki B_i da bi se moglo prebacivati između nule i B_i; to bi moglo da se koristi (u konjukciji sa D = 1) da da komplement dvojke od
 jer .

Dalji korak bi bio da se promeni 2 - u- 1 mltiplekser na  u 4- u -1, tako da treći ulaz bude nula, onda replicira ovo na  i time daje sledeći izlaz funkcije:

  (sa oba  i  ulaza postavljena na nulu i )
  (sa oba  i  ulaza postavljena na nulu i )
  (sa  ulazom postavljenim na nulu)
  (sa  ulazom postavljenim na nulu)
  (sa  ulazom postavljenim na nulu i )
  (sa  ulazom postavljenim na nulu i )
 
 
 
  (sa  invertno setovanim;  setovano na nulu; i )
  (sa  invertno setovanim;  setovano na nulu; i )
  (sa  invertno setovanim;  setovano na nulu; i )
  (sa  invertno setovanim;  setovano na nulu; i )

Dodavanjem još logike ispred sabirača, jedan sabirač se može konvertovati u mnogo više od običnog sabirača - ALU.

Vidi još 
 Sabirač (elektronika)

Literatura 

 Douglas Lewin,Logical Design of Switching Circuits,Nelson,1974.
 R. H. Katz, Contemporary Logic Design, The Benjamin/Cummings Publishing Company, 1994.
 P. K. Lala, Practical Digital Logic Design and Testing, Prentice Hall, 1996.
 Y. K. Chan and S. Y. Lim, Progress In Electromagnetics Research B, Vol. 1, 269–290, 2008,"Synthetic Aperture Radar (SAR) Signal Generation, Faculty of Engineering & Technology, Multimedia University, Jalan Ayer Keroh Lama, Bukit Beruang, Melaka 75450, Malaysia

Дигитална електроника
U digitalnoj elektronici , sabirač oduzimač je kolo koje može da sabira ili oduzima brojeve ( posebno binarne ) . Ispod je kolo koje radi sabiranje ili oduzimanje , u zavisnosti od kontrolnog signala . Takođe je moguće da se izgradi kolo koje vrši i sabiranja i oduzimanja u isto vreme . Konstrukcija Imamo n-bitni sabirač za i , tada je \ . Zatim , pretpostavimo da su brojevi u komplementu dvojke . Onda se izvši , teorija komplementa dvojke kaže da se obrće svaki bit sa NE vrata , a zatim dodajete jedan . Ovo donosi,što je lako uraditi sa nešto izmenjenim sabiračem . Od svakog prethodnog bitnog ulaza na sabirač sau-1 multiplekserom gde je : Ulaz ( ) je direktno kroz ( ) Ulaz ( ) negira ( ) koji ima kontrolni ulaz i početni prenos povezivanja je takođe povezan sa onda : Kada je , modifikovani sabirač obavlja sabiranje Kada je , modifikovani sabirač obavlja oduzimanje Ovo radi zato što , kada je , ulaz na sabirač je zaista i prenos je u \ . Dodavanjem na i dobijamo željeno oduzimanje \ . Način na koji možete označiti broj kao pozitivan ili negativan , bez korišćenja multipleksera za svaki bit , jeste da koristite XOR ( Ekskluzivno OR ) kolo , umesto kao prethodno , svaki bit . Prvo , ulaz za XOR kolo je aktuelni ulazni bit . Drugo , ulaz za XOR kolo je Kontolni ulaz za svako Ovo daje istu Tablicu istinitosti za bit koji dolazi sa sabirača kao i što multiplekserovo rešenje radi . Kao kada je XOR izlazno kolo će biti ono na šta je postavljen ulazni bit . I kada je efektivno će obrnuti bitni ulaz . Uloga u aritmetičkoj logičkoj jedinici Sabirači su deo srži jedne aritmetičko-logičke jedinice( ALU ) . Kontrona jedinica odlučuje koje operacije ALU treba da izvrši i postavlja ALU operacije. ulaz na sabirač oduzimač gore , bi bila jedna takva kontrolna linija od kontrolne jedinice . Gore , sabirač oduzimač može lako da se proširi da sadrži , prihvata , više funkcija . Na primer,u-1 multiplekser mogao bi biti uveden na svaki B_i da bi se moglo prebacivati između nule i B_i ; to bi moglo da se koristi ( u konjukciji sa D =da da komplement dvojke od jer \ . Dalji korak bi bio da se promeni- u-mltiplekser na u u tako da treći ulaz bude nula , onda replicira ovo na i time daje sledeći izlaz funkcije : ( sa oba i ulaza postavljena na nulu i ) ( sa oba i ulaza postavljena na nulu i ) ( sa ulazom postavljenim na nulu ) ( sa ulazom postavljenim na nulu ) ( sa ulazom postavljenim na nulu i ) ( sa ulazom postavljenim na nulu i ) ( sa invertno setovanim ; setovano na nulu ; i ) ( sa invertno setovanim ; setovano na nulu ; i ) ( sa invertno setovanim ; setovano na nulu ; i ) ( sa invertno setovanim ; setovano na nulu ; i ) Dodavanjem još logike ispred sabirača , jedan sabirač se može konvertovati u mnogo više od običnog sabirača - ALU . Vidi još Sabirač ( elektronika ) Literatura Douglas Lewin,Logical Design of Switching Circuits,Nelson, 1974. R. H . Katz , Contemporary Logic Design , The Benjamin / Cummings Publishing Company , P . K . Lala , Practical Digital Logic Design and Testing , Prentice Hall , Y. K. Chan and S. Y . Lim , Progress In Electromagnetics Research B , Vol.290 ," Synthetic Aperture Radar ( SAR ) Signal Generation , Faculty of Engineering & Technology , Multimedia University , Jalan Ayer Keroh Lama , Bukit Beruang , Melaka Malaysia Дигитална електроника