Kolmemõõtmeline integraallülitus
Kolmemõõtmeline integraallülitus (inglise keeles Three-Dimensional Integrated Circuit, 3D-IC) on mikrokiip, mida toodetakse ladudes ränist valmistatud pooljuhtplaate ja/või kive üksteise peale, mis on ühendatud vertikaalselt läbi-räni viikude (inglise keeles Through-Silicon Via, edaspidi TSV) abil, moodustates ühe seadme. Sellise meetodiga saavutatakse täiendatud jõudlus väiksema voolutarbe ja jalajäljega võrreldes hariliku, kahemõõtmelise integraallülitusega. 3D-IC-d on osa kolmemõõtmelisest integratsioonist, mis kasutab vertikaaltasandit parema elektrilise jõudluse saavutamiseks. 3D-IC-sid saab liigitada ühenduste hierarhia kaudu globaalsel (ehk kiibikorpuse), vahepealsel (ehk ühenduspadja) ja lokaalsel (ehk transistori) tasemel. Kolmemõõtmeline integratsioon hõlmab tehnoloogiaid nagu ruumiline pooljuhtplaadi tasemel pakendamine (inglise keeles 3D wafer-level packaging); poolruumiline ja ruumiline interposeerija põhine integratsioon (inglise keeles 2.5D and 3D interposer-based integration); ruumiliselt laotud mikrokiibid (inglise keeles 3D-SICs), monoliitsed 3D-IC-d; ruumiline heterogeenne integratsioon; ja ruumiliste süsteemide integratsioon. Rahvusvahelised organisatsioonid nagu Jisso Technology Roadmap Committee (JIC) ja International Technology Roadmap for Semiconductors (ITRS) on tegutsenud, et liigitada mitmeid kolmemõõtmelisi integratsioonitehnoloogiaid ja edendada kolmemõõtmelise integratsiooni standardeid ja tegevuskavu.