{"ref":null,"ref_type":"repository","master_branch":"master","description":"descrição de hardware, codificação em verilog e sintése para FPGA. ","pusher_type":"user"}
{"actor":{"display_login":"Mylyto"}}