반전 클락 신호(CLK_b)의 상승 엣지, 즉, 제1 클락 신호(CLK_1)의 하강 엣지에서 타이밍 에러가 최종적으로 검출된 경우, 비대칭 C 엘리먼트(440)는 에러 검출 신호(Sig_ED)를 생성할 수 있다.
When a timing error is finally detected at the rising edge of the inverted clock signal CLK_b, that is, the falling edge of the first clock signal CLK_1, the asymmetric C element 440 may generate the error detection signal Sig_ED.