소스/드레인 전극(43)을 덮도록 패시베이션층(34)이 형성되고, 패시베이션층(34)상부에는 박막트랜지스터(40)의 평탄화를 위하여 별도의 절연막을 더 형성할 수도 있다.
A passivation layer 34 is formed to cover the source/drain electrodes 43, and a separate insulating layer may be further formed on the passivation layer 34 to planarize the thin-film transistor 40.