제1 트랜지스터(M1)는 디스플레이 구간(D1, D2) 동안 입력 시프트 클럭(TGCLK)이 로우 로직 전압(low logic voltage, L)일 때 턴-오프되어 출력 노드와 분리된다.
The first transistor M1 is turned off when the input shift clock TGCLK is a low logic voltage L during the display periods D1 and D2 to be disconnected from the output node.