에러 정정 코드 결과를 병렬로 확인하고 그 자신이 동작 동안 검사되어야 하는 제2 에러 정정 코드 회로가 필요하지 않다.
There is no need for a second error correction code circuit that verifies the error correction code result in parallel and should itself be checked during operation.