상기 제2 제어전극은 상기 제2 폴리 실리콘 반도체에 중첩하며 상기 제1 제어전극과 다른 층상에 배치될 수 있다.
The second control electrode may overlap the second polysilicon semiconductor and may be disposed on a layer different from the first control electrode.