메모리 제어기는 또한, 마스크 기록 동작 동안 적어도 링크 ECC 패리티 비트들의 위치를 보호하도록 구성될 수 있다.
The memory controller may also be configured to protect the position of at least the link ECC parity bits during the mask write operation.