즉, 제 1 반도체 패턴(SP1)은 워드 라인들(WL) 각각과 제 2 반도체 패턴(SP2) 사이에 배치될 수 있다.
In other words, the first semiconductor pattern SP1 may be disposed between each of word lines WLs and the second semiconductor pattern SP2.