상기 제2 화소 영역은 복수의 트랜지스터를 포함하고, 상기 제1층은 상기 복수의 트랜지스터의 일부와 중첩할 수 있다.
The second pixel region may include a plurality of transistors, and the first layer may overlap a portion of the plurality of transistors.