본 발명의 실시예에 따른 등화 회로(100)는 버퍼(110) 및 기준 전압 생성부(150)를 포함할 수 있다.
The equalization circuit 100 according to an embodiment of the present invention may include a buffer 110 and a reference voltage generator 150.