도 3은 본 발명의 실시 예에 따른 반도체 메모리 장치의 프로그램 펄스 전압을 설명하기 위한 도면이다.
FIG. 3 is a diagram illustrating a program pulse voltage of a semiconductor memory device, according to an embodiment of the present invention.