복수의 버퍼들(B61 내지 B64)은 상위 레벨의 구성요소로부터 수신된 클락 신호를 증폭함으로써 하위 레벨의 구성요소로 클락 신호를 제공할 수 있다.
A plurality of buffers B61 to B64 may provide a clock signal to a lower level component by amplifying a clock signal received from a higher level component.