두 번째 누산기는 전가산기와 한 주기 지연회로로 구성되어 있으며, 7-비트 신호를 입력받아 11비트의 결과를 출력한다.
The second accumulator consists of a full adder and a one-cycle delay circuit, which outputs 11 bits of results by receiving a 7-bit signal.