메모리 인터페이스 회로(111)와 신경망 처리 회로(100)는 동일한 로직 다이에 배치될 수도 있고 서로 다른 로직 다이에 배치될 수도 있다.
The memory interface circuit 111 and the neural network processing circuit 100 may be disposed on the same logic die or may be disposed on different logic die.