제1 L2 캐시 컨트롤러(115)는 제1 통신 채널(CH1)을 통하여 시스템 버스(101)와 인터페이싱하는 제1 인터페이스 블록(117)을 포함할 수 있다.
The first L2 cache controller 115 may include a first interface block 117 that interfaces with the system bus 101 through the first communication channel CH1.