제1 및 제2 스트로브 신호들(SA, SB)이 동일한 전압 레벨을 갖는 구간(E)에서도, 클록 신호(CLK)는 정상적으로 발생된다.
Even in the period E in which the first and second strobe signals SA and SB have the same voltage level, the clock signal CLK is normally generated.