제1 지연 단(231)은 제1 회로 영역(111)에 배치될 수 있고 제1 지연 단(232)은 제2 회로 영역(112)에 배치될 수 있다.
The first delay stage 231 may be disposed in the first circuit region 111, and the first delay stage 232 may be disposed in the second circuit region 112.