본 실시예에서, 제1 층(ACL)은 도 3에 도시된 제2 반도체 패턴(AC2)과 동일 층 상에 배치될 수 있다.
In the present embodiment, the first layer ACL may be disposed on the same layer as the second semiconductor pattern AC2 illustrated in FIG. 3.