제어된 클록은 하드웨어 가속기에 제공되며, 하드웨어 가속기를 스텝핑, 중단, 또는 자유롭게 구동시키기 위한 능력을 디버그 제어기 회로에 제공한다.
A controlled clock is provided to the hardware accelerator and provides the debug controller circuit with the ability to step, stop, or freely drive the hardware accelerator.