이 때, 상기 제 3 패턴 홈은 상기 제 1 절연층(104) 위에 배치된 내층 회로패턴(107)의 상면을 노출한다.
In this case, the third pattern groove exposes an upper surface of the inner circuit pattern 107 disposed on the first insulating layer 104.