도 10 내지 도 12는 도 1에 도시된 메모리 컨트롤러의 동작을 설명하기 위한 메모리 셀의 문턱 전압 산포도이다.
FIGS. 10 to 12 are diagrams illustrating threshold voltage distributions of memory cells for describing an operation of the memory controller shown in FIG. 1.