표 3은 논리 합성 결과를 정리한 표이며, 제안된 구조는 약 117 K gate count로 구현이 되는 것을 확인할 수 있다.
Table 3 is a table that summarizes the logic synthesis results, and it can be seen that the proposed structure is implemented with about 117 K gate count.