본 특허문헌은 반도체 설계 기술에 관한 것으로, 구체적으로는 반도체 장치의 클럭 생성 회로에 관한 것이다.
Various embodiments of the present invention relate to semiconductor technology, and more particularly, to a clock generation circuit of a semiconductor device.