산술 로직 회로는 곱 및 제2 구분적 분석 계수를 가산함으로써 제1 추정된 출력 값을 생성할 수 있다.
The arithmetic logic circuit may generate the first estimated output value by adding the multiplied result and the second piecewise analysis coefficient.