도 5는 본 발명의 다른 실시예에 따른 반도체 장치에서 사용되는 스탠다드 셀의 타입을 설명하기 위한 개략도이다.
FIG. 5 is a schematic diagram for explaining a standard cell type that is used in a semiconductor device according to another embodiment of the present invention.