낮은 전력 상태는 디지털 논리 회로의 특정 다른 상태에 비해 복수의 논리 게이트의 더 작은 누설 전류와 연관된다.
The low power state is associated with a smaller leakage current of the plurality of logic gates compared to certain other states of the digital logic circuit.