도 11은 본 발명의 실시예에 따른 독출 회로 및 메모리 셀 어레이를 포함하는 메모리 장치를 나타내는 회로도이다.
FIG. 11 is a circuit diagram illustrating a memory device including a read circuit and a memory cell array according to an embodiment of the present invention.