제2 트랜지스터 M2는 제1 트랜지스터 M1 및 제1 노드 N1 사이에 연결되고, PMOS의 구성을 가지며, 클럭 신호 CK를 수신한다.
The second transistor M2 is connected between the first transistor M1 and the first node N1, has the configuration of a PMOS, and receives the clock signal CK.