도 19는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 셀 어레이 일부를 도시하는 회로도이다.
FIG. 19 is a circuit diagram illustrating a portion of a cell array of a semiconductor memory device according to an embodiment of the present invention.