커패시턴스 C1의 값을 감소시키는 배열들을 사용해서, 커패시턴스 C1에 의해 도입되는 처리되는 신호에 대한 타이밍 영향이 감소된다.
By using arrangements that reduce the value of the capacitance C1, the timing effect introduced by the capacitance C1 on the processed signal is reduced.