Պատմականորեն, մինչ վերջերս, նանոսկալի ինտեգրալային շղթաների արագության բարելավումը հիմնականում պայմանավորված էր դրանց չափի կրճատմամբ:   Միևնույն ժամանակ, շղթաների չափի նվազեցման գործընթացը շատ դժվարացել է `դրանց չափի իջեցման ֆիզիկական սահմանափակումների պատճառով [1]:   Այդ պատճառով ինտեգրալային շղթաների արագությունը բարելավելու համար ի հայտ եկան նոր գործոններ:   Այս աշխատանքում դիտարկվել են երկու կարևոր գործոններ [2], [3], ինչպես նաև ստացված անսարքությունների մոդելավորման և փորձարկման մեթոդներ:  Առաջին գործոնը կապված է տրանզիստորի կառուցվածքի փոփոխության հետ ՝ ինտեգրալային շղթաների հիմնական տարրը:   Արդյունքում, մեկ տրանզիստորը, որը պարունակում է մեկ դարպասի դարպաս, անցնում է մեկից ավելի դարպաս ունեցող եռաչափ տրանզիստորի կառուցվածքի:   Փոփոխության հիմնական պատճառն այն էր, որ 22 նանոմետր չափով և ավելի փոքր հիշողության սարքերում երկչափ տրանզիստորներն այլևս ի վիճակի չէին կատարել իրենց առջև դրված խնդիրները:  Երկրորդ գործոնն այն է, որ փոխկապակցման ազդանշանների հետաձգումը սկսել է սահմանափակել ինտեգրալային շղթաների արագությունը:   Այդ պատճառով երկչափ (սահուն) ինտեգրալային շղթան 35-ից տեղափոխվել է եռաչափ ինտեգրալային շղթաներ [3], որտեղ շղթայական շերտերը միմյանց վրա են շարված ուղղահայաց միացումներով, որոնք թույլ են տալիս ավելի կարճ կապեր ունենալ, քան հորիզոնականը: կապեր  2. Եռաչափ տրանզիստորներ և դրանցում հանդիպող անսարքություններ:   Nanամանակակից նանոմասշտաբային հիշողության սարքերում լայնորեն օգտագործվող ամենատարածված եռաչափ տրանզիստորներն են Նկար 1. FinFET տրանզիստորի կառուցվածքը FinFET տրանզիստորները [4], բաղկացած են մեկ լողակից և երեք դարպասներից, որոնք երեք կողմերով ծածկում են լողակը, դրանով իսկ բարձրացնելով տրանզիստորի կատարումը: արդյունավետությունը (տես Գծապատկեր 1):  Քանի որ եռաչափ տրանզիստորները ունեն յուրահատուկ կառուցվածք, այդ տեխնոլոգիային կարող են լինել հատուկ ֆիզիկական արատներ, որոնք առկա չեն նախորդ տեխնոլոգիաներում:   Ստեղծվել է միջավայր եռաչափ տրանզիստորի անսարքությունների սիմուլյացիայի համար, որի միջոցով հնարավոր է նմանակել (կեղծել) ֆիզիկական արատները, և դրանց հիման վրա ՝ մոդելային անսարքությունները [5]:   Հետազոտության արդյունքում FinFET եռաչափ տրանզիստորներին հատուկ անսարքությունների տեսակները մոդելավորվել են հետևյալ ֆիզիկական արատների հիման վրա. Տրանզիստորի լողակի բացում, տրանզիստորի լողակի երկու բևեռների միջև կարճ միացում, տրանզիստորի դարպասի միջև կարճ միացում և լողակ:  3. 3D հիշողությամբ սարքերի անսարքություններ:   Ուղղահայաց միացումների տեխնոլոգիայի միջոցով ստեղծվել են եռաչափ ինտեգրալային շղթաներ, որոնք թույլ են տալիս ապահովել բարձր արագություն `միաժամանակ նվազեցնելով տեխնոլոգիայի չափը:   Եռաչափ ինտեգրալային շղթաներից ամենատարածվածներից մեկը եռաչափ հիշողության սարքերն են, որոնց կառուցվածքը ներկայացված է Նկար 2-ում:   Եռաչափ հիշող սարքի հիմնական բաղադրիչներն են. Ա) 36 հիշող սարքի շերտերը, որոնք միմյանց հետ կապված են ուղղահայաց միացումներով, և կապը կատարվում է հատուկ նյութից պատրաստված միացման կետերով, բ) տրամաբանական շերտը, որը նույնպես ներառում է ներկառուցված փորձարկման համակարգը (NMS), որը ստուգում է հիշողության սարքի շերտերը:  Հիշողության սարքի շերտեր Ուղղահայաց միացումներ Միացման կետեր NTH Տրամաբանական շերտ Նկար 2. Եռաչափ հիշող սարք Եռաչափ հիշողության սարքի անսարքությունները բաժանված են 4 հիմնական դասերի [6]: ա) մեկ կապի անսարքություն, բ) երկու կապի անսարքություն, գ) մեկ բջջային հիշողության սարքի անսարքություն, դ) երկբջիջ հիշողության սարքի անսարքություն:  4. անսարքությունների պարբերական աղյուսակ:   [7-8] -ն առաջարկել է հիշողության սարքի անսարքությունները ներկայացնելու նոր եղանակ `անսարքությունների պարբերական աղյուսակի տեսքով (տե՛ս Աղյուսակ 1):   Մասնավորապես, այդ աշխատանքներում առաջարկվում էր. • Ներկայացնել անսարքությունները մեկ ընդհանուր սեղանի մեջ, որը կոչվում է Խնդիրների լուծման պարբերական աղյուսակ: • Կառուցեք թեստային ալգորիթմներ ՝ օգտագործելով MTT (x, S) թեստի ալգորիթմի ձևանմուշը:  Պարբերական աղյուսակների սյունակում սյունները համապատասխանում են անսարքության մեջ ներգրավված բջիջների թվին (C1 սյունը պարունակում է բոլոր մեկ բջիջների անսարքությունները, C2 սյունակը պարունակում է երկու բջիջների անսարքություններ և այլն), իսկ տողերը համապատասխանում են անսարքությունների գործողությունների քանակին (FF0 տողերը պարունակում են 0-մղիչ. Այսինքն ՝ պետական ​​անսարքություններ, FF1 տողերը պարունակում են անսարքություն, որն ակտիվացված է 1 գործողությամբ (աղյուսակ 1. Անսարքությունների պարբերական աղյուսակ և այլն):   Աղյուսակում մոխրագույնով նշված դատարկ տուփերը համապատասխանում են չբացահայտված (չբացահայտված) անսարքություններին:  «Խնդիրների պարբերական աղյուսակում» տուփերում կան անսարքությունների խմբեր. FG i (x, S), որտեղ i - անսարքության մեջ ներգրավված բջիջների քանակն է, x բջիջի արժեքն է մինչ անսարքությունն ակտիվանալը և S- ը կարդալու / գրելու գործողությունների քանակն է, որոնք խթանում են անսարքությունը: հաջորդականությունը:  Օրինակ ՝ FG 2 (0, W1) = {<0W1; 0/1 / ->, <0W1; 1/0 / ->, <0; 0W1 / 0 / ->, <1; 0W1 / 0 / ->}:   Անսարքությունները նկարագրված են <S / F / R> [9] հայտնի անվանումով, որտեղ S- ը անսարքություն հրահրող գործողությունների հաջորդականությունն է, F- ը հիշողության սարքի բջիջում առաջացած սխալի արժեքն է ` անսարքությունը, և R- ը կիրառելի է, երբ S հաջորդականությունը Վերջին գործողությունը գործողությունն ընթերցելն է, և այն վերադարձնում է այդ ընթերցման գործողության արդյունքը:   Օրինակ, <R1R1 / 0/0> նշանակում է հետևյալը. R1- ի երկու անընդմեջ ընթերցումների արդյունքում հիշողության սարքի բջիջը ստանում է 0 արժեք, իսկ երկրորդ ընթերցման գործողության արդյունքում վերադարձված արժեքը ՝ 0:  5. FinFET տեխնոլոգիայի անսարքության փորձարկում:  Ինչպես արդեն նշվել է հոդվածի 2-րդ բաժնում, հետազոտությունը ցույց է տվել, որ կան անսարքությունների տեսակներ, որոնք հատուկ են միայն FinFET տեխնոլոգիային:   Աղյուսակ 2-ը ցույց է տալիս FinFET տեխնոլոգիայի անսարքությունները, որոնք մոդելավորվել են աշխատանքում առաջարկվող մեթոդով [5]:   Աղյուսակում անսարքությունները դասվում են վերևից ներքև `համաձայն անսարքության ակտի 38 գործողությունների քանակի ավելացման հերթականության:   Հեշտ է նկատել, որ անսարքությունների միջև կա որոշակի համաչափություն և օրինաչափություն:   Օրինակ, dRDF1- ը սիմետրիկ է dRDF0- ի հետ, այսինքն `անսարքությունները նույն վարքագիծն ունեն, և միակ տարբերությունը տվյալների արժեքի մեջ է: մի դեպքում այն ​​0 է, մյուս դեպքում ՝ 1:  Եվ dDRDF-x- ի և dDRDF1-y- ի անսարքությունների միջեւ պարբերականություն կա, այսինքն `այս անսարքությունները կառուցվածքում նույնն են, բայց dDRDF-x- ից dDRDF1-y- ի անցնելով` անսարքությունների քանակը մեծանում է (yx) -ով:  Այն փաստը, որ Աղյուսակ 2-ի անսարքությունները կրկնվում են Աղյուսակ 2-ում FinFET տեխնոլոգիայի անսարքությունները Անուն Նկարագրություն Անուն Նկարագրություն Նկարագրություն Անուն Նկարագրություն ևս մեկ անգամ հաստատեց օրինաչափությունը 1-ում [7] - [8] -ում, ըստ որի `նոր տեխնոլոգիայի անսարքությունները ունեն նման վարք, ինչ գոյություն ունեցող անսարքություններ ,  Աղյուսակ 2-ի անսխալությունները կարող էին տեղադրվել «Խնդիրների պարբերական աղյուսակում», ինչպես նաև հնարավոր էր կառուցել փորձարկման ալգորիթմ `2-րդ աղյուսակում առկա անսարքությունները հայտնաբերելու համար` օգտագործելով «Թեստի ալգորիթմի ձևանմուշը»:   Ներկառուցված փորձարկման ալգորիթմը March FF է, որը փորձնական ալգորիթմ է, որը հայտնաբերում է FinFET տեխնոլոգիային բնորոշ թերությունները:   Այն ունի 24N բարդություն, որտեղ N- ը հիշող սարքի հասցեների քանակն է:   Փորձերի միջոցով, ապա մաթեմատիկորեն հիմնավորեցին, որ մարտի FF թեստի ալգորիթմն ունի նվազագույն բարդություն:  6. 3D հիշողությամբ սարքերի փորձարկում:  Պարբերականությունն ու համաչափությունը նկատվել են նաև եռաչափ հիշողության սարքերի անսարքություններում, և փորձ է արվել այդ անսարքությունները տեղադրել նաև «Ընդլայնված անսարքությունների պարբերական աղյուսակում առաջադեմ անսարքությունների պարբերական աղյուսակում»:   Դիտարկումները ցույց են տվել, որ հոդվածի 3-րդ մասում նշված (գ) և (դ) դասերի անսարքությունները արդեն առկա են «անսարքությունների պարբերական աղյուսակում», և (ա) և բ) դասերի անսարքությունները, որոնք նկարագրում են կապի անսարքությունները, պահանջեց պարբերական աղյուսակում ավելացնել նոր սյունակ: և տեղադրեք այդ անսարքությունները այդ սյունակում:   Աղյուսակ 3-ը ներկայացնում է ընդլայնված «անսարքությունների պարբերական աղյուսակը», իսկ նոր ավելացված սյունը C0 է (այսինքն ՝ անսարքության մեջ ներգրավված են 0 բջիջներ), որը նախատեսված է անսարքությունների համար, որոնք կապված չեն հիշողության սարքի բջիջների հետ և հիշողության սարքի միացումներին, բջջային շղթաներին (հասցեի վերծանիչ, ընթերցման / գրման հսկողություն և այլն) կապված:  [7-8] hasուցադրվել է (տե՛ս թեորեմ 1), որ «փորձարկման ալգորիթմի ձևանմուշից» ստացված փորձարկման ալգորիթմները հայտնաբերում են արատների խմբեր, որոնք համապատասխանում են բնօրինակ (ոչ երկարացված) «անսարքությունների պարբերական աղյուսակին»:  Դիտարկումները ցույց են տվել, որ նույն հայտարարությունը կարելի է անել նաև ընդլայնված «թերությունների պարբերական համակարգի համար» 40, որը ներառում է տեխնոլոգիայի եռաչափ անսարքություններ:  Պնդել   MTT (x, S) «թեստի ալգորիթմի ձևանմուշ» թեստի ալգորիթմը հայտնաբերում է FG (x, S) և FG (∼x, ∼S) խմբերի բոլոր անսարքությունները:  Ապացույց   «Թեստի ալգորիթմի ձևանմուշից» ստացված փորձարկման ալգորիթմների բոլոր հնարավոր տարբերակները բաժանվում են 4 դեպքերի ՝ կախված x- ի և S- ի արժեքներից (բաժանումը կատարվում է այնպես, ինչպես [7-8] -ում):   Դրանից հետո յուրաքանչյուր դեպքի համար ցույց է տրվում, որ ստացված փորձարկման ալգորիթմները հայտնաբերում են FG (x, S) և FG (∼x, ∼S) խմբերի բոլոր անսարքությունները:   Դա արվում է հետևյալ կերպ. Յուրաքանչյուր անսարքության համար նշվում է, թե փորձարկման ալգորիթմի որ գործողությունն է ակտիվացված, և որ գործողությամբ է հայտնաբերվում տրված անսարքությունը:  7. Եզրակացություն:   Այս աշխատանքը ուսումնասիրում է կառուցվածքային փոփոխությունները, որոնք տեղի են ունենում նանոմասշտաբային հիշողության հիշողության սարքերում, ինչպիսիք են եռաչափ տրանզիստորները և եռաչափ հիշողության սարքերը:   Մշակվել է փորձարկման արդյունավետ մեթոդ `այս փոփոխություններից բխող անսարքությունները մոդելավորելու և դրանք փորձարկելու համար:   Մասնավորապես, առաջարկվեց ընդլայնել առկա անսարքությունների պարբերական աղյուսակը `ներառելով եռաչափ տեխնոլոգիական անսարքություններ:  Ստացված անսարքությունների պարբերական աղյուսակն ունի մի շարք առավելություններ, որոնցից են. • Կանխատեսել նոր անսարքություններ ՝ հիմնված պարբերական անսարքությունների հատկությունների վրա. • Կառուցեք ներկառուցված փորձնական պրոցեսոր (օրինակ, [10] -ում ցույց տրված պրոցեսորը արդիականացնելու միջոցով) `ապահովելով նանոմասային հիշողության սարքերի փորձարկման արդյունավետ ալգորիթմների ծրագրավորելիություն:  , ։

Պատմականորեն մինչեւ վերջին ժամանակներն ինտեգրալ սխեմաների արագագործության բարելավումը հիմնականում կատարվում էր դրանց չափերի փոքրացման 41հաշվին։
  Սակայն արդի սխեմաների չափերի փոքրացման ընթացքը դարձել է շատ դժվար` պայմանավորված դրանց չափերի փոքրացման ֆիզիկական սահմանափակումներով։
  Այդ խնդիրը լուծելու համար արդի ինտեգրալ սխեմաներում անցում են կատարում դեպի եռաչափ տեխնոլոգիաներ։
  Ինչպես տրանզիստորները, այնպես էլ ինքնին ինտեգրալ սխեմաները սկսել են արտադրել եռաչափ կառուցվածքով։
  Այս աշխատանքում հետազոտվել են նշված եռաչափ տեխնոլոգիաներից բխող հիշող սարքերի անսարքությունները, եւ դրանց հայտնաբերման համար առաջարկվել է թեստավորման արդյունավետ մեթոդ։
