Возможно ли организовать на Altera Max 2 такие интерфейсы как HDMI или, хотя бы, VGA?
HDMI - это скоростной последовательный интерфейс. Его реально реализовать с использованием современных (и не очень) FPGA , имеющих на борту высокоскоростные приемопередатчики (MGT) (для Xilinx - GTX, GTP). CPLD не имеют таких ресурсов.
VGA гораздо проще, но там "цветность" кодируется уровнем сигнала - больше напряжение, сильнее цвет. FPGA и CPLD не умеют формировать сигналы разных напряжений, только 0 или 1. VGA реализуются с использованием АЦП/ЦАП (пусть даже простейших, на резисторных сборках). Вместить управление 1х АЦП и 2х ЦАП в CPLD будет сложно (вероятнее всего невозможно).
Чаще всего VGA в FPGA рассматриваются с промежуточным хранением кадра "внутри". В принципе, при рассмотрении задачи разделения кадра на два, его не нужно хранить - можно сразу пересылать дальше. Поэтому ваша задача с CPLD хотя бы теоретически реализуема. Однако, если по какой-то причине придется кадр вначале сохранить (неравные скорости АЦП/ЦАП, желание как то модифицировать кадр, переставить их, и тд), то задача сразу перейдет в область FPGA из-за наличия блоков внутренней памяти. А еще лучше использовать внешнюю оперативную память.
К сожалению, видеоуроков подсказать не могу.
Если идете по пути Altera, то по туториалам есть книги под авторством Pong Chu, там много практических примеров и объяснений