Abstract-I detta papper, beteende-nivå syntes tekniker presenteras för utformningen av omkonfigurerbar hårdvara. Teknikerna är tillämpliga för syntes av flera klasser av konstruktioner, inklusive 1) konstruktion för feltolerans mot permanenta fel, 2) konstruktion för förbättrad tillverkningsbarhet, och 3) konstruktion av tillämpningsspecifika programmerbara processorer (ASPP) processorer utformade för att utföra någon beräkning från en specificerad uppsättning på en enda implementation plattform. Detta dokument fokuserar på designtekniker för effektiva inbyggda självreparationer (BISR) och behandlar därmed direkt de två tidigare applikationerna. Tidigare BISR-tekniker har baserats på att ersätta en misslyckad modul med en backup av samma typ. Vi presenterar nya heterogena BISR-metoder som tar bort denna begränsning och möjliggör utbyte av en modul med en reserv av en annan typ. Metoden bygger på flexibiliteten i beteendenivåsyntesen för att utforska designutrymmet. Två beteendesyntestekniker utvecklas; den första metoden är genom uppdrag och schemaläggning, och den andra använder omvandlingar. Experimentella resultat verifierar metodernas effektivitet.
Guerra m.fl. utforska inbyggd självreparering (BISR) och dess tillämpning på feltolerans, tillverkningsbarhet och tillämpningsspecifik programmerbar processordesign REF.
Behavioral-Level Synthesis of Heterogeneous BISR Reconfigurable ASIC's
{'venue': 'IEEE Transactions on Very Large Scale Integration (VLSI) Systems', 'journal': None, 'mag_field_of_study': ['Computer Science']}