Sammanfattning W e beskriver ett system, utvecklat som en del av Cameron-projektet, som sammanställer program skrivna i en delmängd av C som kallas SA-C till data ow grafer, och sedan till VHDL. Den primära applikationsdomänen är bildbehandling. Systemet består av en optimerande kompilator som producerar data ow grafer, och en data ow graf till VHDL översättare. Den metod som används för översättningen beskrivs här, tillsammans med några resultat på en ansökan. Målet är inte att producera ännu ett verktyg för designinträde, utan snarare att skifta programmeringsparadigmet från HDLs till en algoritmisk nivå, vilket utvidgar hårdvarudesignens område till programprogrammeraren.
Camerons forskningsprojekt REF är ett system som sammanställer program skrivna i en enda delmängd av C som kallas SA-C i dataflödesgrafer och sedan i synthesizable VHDL.
An Automated Process for Compiling Dataflow Graphs into Reconfigurable Hardware
{'venue': None, 'journal': None, 'mag_field_of_study': ['Computer Science']}