Bildfunktionsdetektering och matchning är en grundläggande operation i bildbehandling. Eftersom de upptäckta och matchade funktionerna används som indata för datorseende algoritmer på hög nivå, påverkar matchningsnoggrannheten direkt kvaliteten på resultaten av hela datorseendet. Eftersom algoritmerna ofta används som en del av en realtidshanteringsrörledning är dessutom den hastighet med vilken indata hanteras ett problem. I dokumentet föreslås en inbyggd systemarkitektur för funktionsdetektering och matchning. Arkitekturen implementerar FAST-funktionsdetektorn och BRIFF-funktionsdeskriptorn och kan etablera nyckelpunktkorrespondenser i indataströmmen från antingen en extern sensor eller ett minne med en hastighet av hundratals bilder per sekund, så att den kan hantera de mest krävande applikationerna. Dessutom är den föreslagna konstruktionen mycket flexibel och konfigurerbar, och underlättar avvägningen mellan processhastighet och programmerbar logik resursutnyttjande. Alla konstruerade hårdvarublock är utformade för att använda standard, allmänt antagna hårdvarugränssnitt baserat på gränssnittsprotokollet AMBA AXI4 och är anslutna med hjälp av en underliggande direkt minnesåtkomst (DMA) arkitektur, vilket möjliggör flaskhalsfria interkomponent dataöverföringar.
I REF presenterades en inbyggd systemarkitektur för funktionsdetektering och matchning.
A High-Performance FPGA-Based Image Feature Detector and Matcher Based on the FAST and BRIEF Algorithms
{'venue': None, 'journal': 'International Journal of Advanced Robotic Systems', 'mag_field_of_study': ['Computer Science']}