Arkitekter förlitar sig på simulering i sin undersökning av designutrymmet. Långsam simuleringshastighet begränsar dock deras produktivitet och begränsar omfattningen av deras prospektering. Provtagning har varit ett vanligt botemedel. Även om provtagning visar sig vara en effektiv teknik för en kärna processorer, dess tillämpning har begränsats till simulering av multiprogram, genomströmningsapplikationer endast. I detta arbete presenteras tidsbaserad provtagning (TBS), ett ramverk som är det första som möjliggör provtagning i simulering av multikärnprocessorer med praktiskt taget ingen begränsning i fråga om applikationstyp (multiprogrammerad eller flertrådig), antal kärnor, homogenitet eller heterogenitet i den simulerade konfigurationen (4,99% fel i genomsnitt i alla utvärderade konfigurationer). TBS är också den första som möjliggör integrerad effekt- och temperaturutvärdering i statistiskt provade simuleringar av flerkärniga system (med i genomsnitt 5,5 % respektive 2,4 % fel). Vi implementerar en arkitektonisk simulator baserad på TBS, kallad ESEC, som ger en holistisk uppsättning verktyg för en rättvis utvärdering av olika arkitekturer.
REF presenterar tidsbaserad provtagning (TBS).
ESESC: A fast multicore simulator using Time-Based Sampling
{'venue': '2013 IEEE 19th International Symposium on High Performance Computer Architecture (HPCA)', 'journal': '2013 IEEE 19th International Symposium on High Performance Computer Architecture (HPCA)', 'mag_field_of_study': ['Computer Science']}