Abstract-We introducerar ett arkitektoniskt tillvägagångssätt för att förbättra minnessystemets prestanda i både uniprocessor- och multiprocessorsystem. Den arkitektoniska innovationen är en flexibel aktiv minneskontroll som stöds av specialiserade protokoll för cachekonsistens som tillåter transparent användning av adressomfamning tekniker. Det resulterande systemet visar betydande prestandaförbättringar över ett spektrum av maskinkonfigurationer, från uniprocessorer till ennode multiprocessorer (SMP) till distribuerade delade minneskluster (DSM). Adress ommappning tekniker utnyttja data åtkomst mönster av program för att förbättra deras cache prestanda. De skapar dock problem med samstämmigheten eftersom bearbetningsföretaget tillåts hänvisa till samma data via mer än en adress. Medan de flesta aktiva minnesimplementeringar kräver cachespolar, presenterar vi ett nytt tillvägagångssätt för att lösa problemet med samstämmighet. Vi utnyttjar och utökar protokollet för cachesammanhållning så att våra tekniker fungerar på ett transparent sätt för att effektivt stödja uniprocessor-, SMP- och DSM-aktiva minnessystem. Vi beskriver förlängningarna av koherensprotokollen för att stödja våra aktiva minnestekniker och presentera simuleringsresultat som visar en processorhastigheten från 1.3 till 7.6 på en rad applikationer och mikrobenchmarks. Vi visar också anmärkningsvärda prestandaförbättringar på små till medelstora SMP- och DSM-multiprocessorer, vilket gör att vissa parallella applikationer kan fortsätta att skala långt efter det att deras prestandanivåer har stängts av på normala system. Index Terms-Active minnessystem, adressommappning, cachekonsekvensprotokoll, distribuerat delat minne, flexibel minnesstyrenhet arkitektur.
Därefter gjorde Active Memory-arkitekturen REF konsistensunderhållet helt transparent för kompilatorn och utökade konventionella protokoll för cachekonsistens för att hantera detta samtidigt som man fortsatte att förlita sig på en skräddarsydd aktiv minnesdataenhet (AMDU) inbäddad i den off-chip-minnesregulatorn.
Architectural support for uniprocessor and multiprocessor active memory systems
{'venue': 'IEEE Transactions on Computers', 'journal': 'IEEE Transactions on Computers', 'mag_field_of_study': ['Computer Science']}