Tredimensionell stapling av kiselskikt växer fram som en lovande lösning för att hantera komplexiteten i konstruktionen och heterogeniteten hos System på Chips (SoCs). Nätverk på Chips (NoCs) är nödvändiga för att effektivt hantera 3D-anslutningens komplexitet. Utforma effekteffektiva NoCs för 3D SoCs som uppfyller kraven för applikationens prestanda, samtidigt som 3D-teknikens begränsningar är en stor utmaning. I detta arbete, vi tar itu med detta problem och presentera en syntes metod för att utforma effekt-prestanda effektiva 3D NoCs. Vi presenterar metoder för att bestämma de bästa topologi, beräkna vägar och utföra placering av NoC komponenter i varje 3D lager. Vi utför experiment på varierande, realistiska SoC-riktmärken för att validera metoderna och även utföra en jämförande studie av den resulterande 3D NoC-designen med 3D optimerade mesh topologier. NoC utformade med vår syntesmetod resulterar i stor sammanlänkningseffektminskning (i genomsnitt 38 %) och latensminskning (i genomsnitt 25 %) jämfört med traditionella NoC-konstruktioner.
I REF presenterade vi en syntesalgoritm, som bygger på en direkt förlängning av syntesförfarandet 2D NoC.
Synthesis of networks on chips for 3D systems on chips
{'venue': "ASP-DAC '09", 'journal': None, 'mag_field_of_study': ['Computer Science']}