Abstract-Continued CMOS skalning förväntas göra framtida mikroprocessorer mottagliga för övergående fel, hårda fel, tillverkningsfel och processvariationer som orsakar feltolerans att bli viktiga även för allmänna ändamål processorer riktade mot råvarumarknaden. För att minska effekten av minskad tillförlitlighet har ett antal feltoleranta arkitekturer föreslagits som utnyttjar den naturliga grovkorniga redundans som finns i chip multiprocessorer (CMPs). Dessa arkitekturer utför ett enda program med två trådar, typiskt som en ledande tråd och en avslutande tråd. Fel upptäcks genom att jämföra de utgångar som produceras av dessa två trådar. Dessa arkitekturer schemalägger ett enda program på två kärnor eller två trådkontexter av en CMP. Som ett resultat, förutom den extra energiförbrukning och prestanda overhead som krävs för att ge feltolerans, sådana system innebär också en genomströmningsförlust. Följaktligen kan en CMP som kan utföra 2n trådar i icke-redundant läge endast köra hälften så många (n) trådar i feltolerant läge. I detta papper föreslår vi multiplexed redundant exekvering (MRE), en låg-overhead arkitektonisk teknik som utför flera avslutande trådar på en enda processor kärna. MRE utnyttjar iakttagelsen att det är möjligt att påskynda verkställandet av den avslutande tråden genom att tillhandahålla verkställande bistånd från den ledande tråden. Utförande i kombination med grovkornig multitrådning gör att MRE kan schemalägga flera efterföljande trådar samtidigt på en enda kärna med endast en liten prestandapåföljd. Våra resultat visar att MRE ökar genomströmningen av feltolerant CMP med 16 % över en idealisk dubbel modulär redundant (DMR) arkitektur.
I REF introducerade vi idén om Multiplexed Redundant Execution (MRE).
Multiplexed redundant execution: a technique for efficient fault tolerance in chip multiprocessors
{'venue': "DATE '10", 'journal': None, 'mag_field_of_study': ['Computer Science']}