Abstract-Med snabbt ökande parallellism, DRAM prestanda och kraft har dykt upp som primära begränsningar från konsumentelektronik till högpresterande dator (HPC) för en mängd olika applikationer, inklusive bulk-synkron dataparallel applikationer som är viktiga drivkrafter för multi-core, med exempel inklusive bildbehandling, klimatmodellering, fysik simulering, spel, ansiktsigenkänning, och många andra. Vi presenterar den sista nivån kollektiva prefetcher (LLCP), en rent hårdvara sista nivån cache (LLC) prefetcher som utnyttjar de högt korrelerade prefetch mönster data-parallell algoritmer som annars inte skulle kännas igen av en prefetcher som är omedvetna om data parallellism. LLCP genererar prefetches på uppdrag av flera kärnor i minnesadress för att maximera DRAM effektivitet och bandbredd, och kan prefetch från flera minnessidor utan dyra översättningar. Jämfört med väletablerade andra prefetchers förbättrar LLCP exekveringstiden med i genomsnitt 5,5 % (10 % max), ökar DRAM bandbredden med 9 % till 18 %, minskar DRAM rankenergin med 6 %, producerar 27 % snabbare prefetches och ökar täckningen med minst 25 %.
Michelogiannakis och Shalv Ref föreslår en prefetcher för den sista nivån cache som detekterar korrelerade åtkomstmönster för parallella dataapplikationer.
Last Level Collective Hardware Prefetching For Data-Parallel Applications
{'venue': '2017 IEEE 24th International Conference on High Performance Computing (HiPC)', 'journal': '2017 IEEE 24th International Conference on High Performance Computing (HiPC)', 'mag_field_of_study': ['Computer Science']}