Bit linjesammanslagning av SRAM-system i skrivoperationer leder till den största delen av strömavtagning. För att minska denna mängd strömavbrott och uppnå effekteffektivt minne föreslår vi en ny SRAM-design som integrerar laddningspumpkretsar för att skörda och återanvända bitlineladdning. I detta arbete är en effekteffektiv laddningsåtervinning SRAM utformad och implementerad i 180nm CMOS-teknik. Efterlayout simulering visar en 11% av effektbesparing och 3,8% av ytan overhead, om bitbredden för SRAM väljs som 8. Alternativt erhålls 22 % av effektminskningen om SRAM:s bitbredd förlängs till 64. Jämfört med befintliga SRAM-system för laddningsåtervinning är denna föreslagna SRAM robust för att bearbeta variation, visa god läs- och skrivstabilitet och illustrerar bättre avvägning mellan konstruktionskomplexitet och effektminskning.
En laddningspumpkrets kan integreras för att skörda och vända bit-line laddning REF ; Detta hjälper till att effektivt återvinna laddningen för att uppnå besparingar i läckage effekt och visar också god läs-/skrivstabilitet.
Power Efficient SRAM Design with Integrated Bit Line Charge Pump
{'venue': None, 'journal': 'Aeu-international Journal of Electronics and Communications', 'mag_field_of_study': ['Mathematics']}