Abstrakt. Kompakta och snabba maskinvaruarkitekturer och logiska optimeringsmetoder för AES-algoritmen Rijndael beskrivs. Krypterings- och dekrypteringsdatavägar kombineras och alla aritmetiska komponenter återanvänds. Genom att införa ett nytt kompositfält optimeras även S-Box-strukturen. En extremt liten storlek på 5,4 Kgates erhålls för en 128-bitars nyckel Rijndael krets med hjälp av en 0,11-μm CMOS standardcell bibliotek. Det krävs bara 0,052 mm 2 av ytan för att stödja både kryptering och dekryptering med 311 Mbps genomströmning. Genom att använda SPN-parallellfunktionen effektivt kan genomströmningen ökas upp till 2,6 Gbps för ett snabbt genomförande vars storlek är 21,3 Kgates.
I REF presenteras en kompakt och snabb arkitektur för 128-bitars nyckel AES.
A Compact Rijndael Hardware Architecture with S-Box Optimization
{'venue': 'ASIACRYPT', 'journal': None, 'mag_field_of_study': ['Computer Science']}