De senaste åren har visat att det inte finns något sätt att bortse från fördelarna med flera processorer System-on-Chip (MPSoC) arkitekturer i den inbyggda systemdomänen. Genom att använda flera kärnor i ett enda system kan man överbrygga klyftan mellan energiförbrukning, problem med värmeavledning och beräkningskraft. Men dessa fördelar kommer inte gratis. Nya utmaningar uppstår om befintliga tillämpningar måste anpassas till dessa multiprocessorplattformar. En av de mest ambitiösa uppgifterna är att ta fram effektiv parallellism från dessa befintliga sekventiella tillämpningar. Därför har många parallelliseringsverktyg utvecklats, de flesta av dem extraherar så mycket parallellism som möjligt, vilket i allmänhet inte är det bästa valet för inbyggda system med sina begränsningar i hårdvara och programvara stöd. I motsats till tidigare tillvägagångssätt presenterar vi ett nytt automatiskt parallelliseringsverktyg som är anpassat till de särskilda kraven i de resursbegränsade inbyggda systemen. Därför presenteras i detta dokument en algoritm som automatiskt styr de genererade uppgifternas granularitet, med avseende på arkitektoniska krav och den totala tidsminskningen för genomförandet. För detta ändamål utnyttjar vi hierarkiska uppgiftsgrafer för att förenkla ett nytt heltal linjär programmeringsbaserat tillvägagångssätt för att dela upp sekventiella program på ett effektivt sätt. Resultaten av verkliga riktmärken har visat att det framlagda tillvägagångssättet kan påskynda sekventiella tillämpningar med en faktor på upp till 3,7 på en fyrakärnig MPSoC-arkitektur.
REF använder ett ILP-baserat tillvägagångssätt för hierarkiska uppgiftsdiagram för att parallellisera applikationer för inbyggda system.
Automatic parallelization of embedded software using hierarchical task graphs and integer linear programming
{'venue': "CODES/ISSS '10", 'journal': None, 'mag_field_of_study': ['Computer Science']}