Denna studie presenterar en multi-level 2D diskret wavelet transform (DWT) arkitektur utan off chip RAM. Befintliga arkitekturer använder ett fristående RAM-minne för att lagra bilddata, vilket ökar systemets komplexitet. För enchipskonstruktion föreslås linjebaserad arkitektur baserad på modifierat lyftsystem. Genom att ersätta multiplikatorerna med multiplikatorer för teckensiffra för kanon, uppnås en kritisk väg med en heladderfördröjning. Enligt teoretisk uppskattning, för tre nivåer 2D DWT med en bild av N × N storlek, den föreslagna arkitekturen kräver 123 adders, 66 subtraktorer, 167 register, tidsminne av 7,5N ord och ingång RAM av 3N byte. Det uppskattade hårdvarukravet visar att för bildstorleken 512 × 512 och DWT på tre nivåer omfattar den föreslagna arkitekturen mindre transistorfördröjningsprodukt än befintliga arkitekturer.
C. Wu, W. Zhang och J. Liu Ref föreslog en 2D DWT-arkitektur med flera nivåer utan RAM-minne utanför chip med hjälp av CSD-representationen för multiplikatorkoefficienterna.