Abstract-Multilayered artificiella neurala nätverk har funnit utbredd nytta i klassificering och erkännande applikationer. Omfattningen och komplexiteten av sådana nätverk tillsammans med brister i allmänna datorplattformar har lett till ett stort intresse för utvecklingen av effektiva hårdvaruimplementeringar. I detta arbete fokuserar vi på att utforma energieffektiv lagring på chip för synapsvikterna, främst motiverat av observationen att antalet synapser är storleksordningar större än antalet neuroner. Typiska digitala CMOS-implementeringar av sådana storskaliga nätverk är makthungriga. För att minimera strömförbrukningen kunde de digitala nervcellerna manövreras tillförlitligt vid skalade spänningar genom att minska klockfrekvensen. Tvärtom, den synapslagring på chip som är utformad med en konventionell 6T SRAM är känslig för bitcellsfel vid reducerade spänningar. Den inneboende felresiliensen av neurala nätverk till små synaptiska vikt perturbationer gör det möjligt för oss att skala driftspänningen av 6T SRAM. Vår analys av en allmänt använd digital igenkänningsdata visar att spänningen kan skalas med 200 mV från den nominella driftspänningen (950 mV) för praktiskt taget ingen förlust (mindre än 0,5 %) i noggrannhet (22 nm prediktiv teknik). Skalning utöver det orsakar betydande prestandanedbrytning på grund av ökad sannolikhet för fel i belastningsmåtten för synapsvikterna. Vi föreslår därför en signifikansdriven hybrid 8T-6T SRAM, där de känsliga MSBs lagras i 8T bitceller som är robusta vid skalade spänningar på grund av urkopplade läs- och skrivvägar. I ett försök att ytterligare minimera områdesstraffet presenterar vi en synapskänslig hybridminnesarkitektur bestående av flera 8T-6T SRAM-banker. Vår krets till systemnivå simuleringsram visar att den föreslagna synaps-känslighetsdrivna arkitekturen ger en 30,91% minskning av minnesåtkomstkraft med en 10,41% area overhead, för mindre än 1% förlust i klassificeringsnoggrannheten.
Srinivasan m.fl. REF utnyttjar DNN-resiliens med en blandad 8T-6T SRAM där vikt-MSB förvaras i 8T-celler.
Significance Driven Hybrid 8T-6T SRAM for Energy-Efficient Synaptic Storage in Artificial Neural Networks
{'venue': 'In Design, Automation&Test in Europe Conference&Exhibition (DATE), 2016, pp. 151-156', 'journal': None, 'mag_field_of_study': ['Computer Science']}