Omkonfigureringstiden i dynamiskt omkonfigurerbara modulsystem kan kraftigt begränsa programtiden jämfört med den kritiska fördröjningen. I detta papper presenterar vi en ny metod för att minska omkonfigureringstiden genom att maximera användningen av tråd och minimera omkonfigurering av tråd. Detta bygger på vår tidigare framlagda metod för att skapa modulära, dynamiskt omkonfigurerbara applikationer riktade till en FPGA. Tillämpningen av våra tekniker demonstreras på ett optiskt flödesproblem och visar att grafsammanslagning kan minska omkonfigureringsfördröjningen med 50%.
Shannon och Diessel REF visar att sammansmältning av grafer avsevärt kan minska konfigurationstiden.
Module Graph Merging and Placement to Reduce Reconfiguration Overheads in Paged FPGA Devices
{'venue': '2007 International Conference on Field Programmable Logic and Applications', 'journal': '2007 International Conference on Field Programmable Logic and Applications', 'mag_field_of_study': ['Computer Science']}