I detta dokument presenteras en parallell maskinvaruimplementering av en självorganiserande karta (SOM). Praktisk skalbarhet och flexibilitet är de viktigaste arkitekturfunktioner som erhålls genom att använda en Network-on-chip (NoC) metod för kommunikation mellan neuroner. Den framlagda maskinvaruarkitekturen gör det möjligt att lära sig on-line och kan enkelt anpassas för en stor mängd olika tillämpningar utan någon större konstruktionsinsats. En hårdvara 5 × 5 SOM validerades genom FPGA-implementationen och dess prestanda på en arbetsfrekvens på 200MHz för en 32-elementingång vektor nå 724 MCUPS i lärandet och 1168 MCPS i återkallningsfasen.
Dessutom, i REF, M. Abadi et al. föreslog en skalbar och flexibel NoC-baserad maskinvaruimplementering av SOM.
A Scalable Flexible SOM NoC-Based Hardware Architecture
{'venue': 'WSOM', 'journal': None, 'mag_field_of_study': ['Computer Science']}