Säkerhet ICs är sårbara för sidokanal attacker (SCAs) som hittar den hemliga nyckeln genom att övervaka strömförbrukningen och annan information som läcker genom byte beteende digitala CMOS grindar. Detta papper beskriver en sidokanal attackresistent coprocessor IC och dess designtekniker. IC har tillverkats i 0,18 μm CMOS. Samprocessorn, som används för inbäddad kryptografisk och biometrisk bearbetning, består av fyra komponenter: en avancerad krypteringsstandard (AES) baserad kryptografisk motor, en fingeravtrycksmatchning orakel, en malllagring och en gränssnittsenhet. Två funktionellt identiska samprocessorer har tillverkats på samma däck. Den första,'säkra', coprocessorn implementeras med hjälp av en logik stil som kallas Wave Dynamic Digital Logic (WDDL) och en layoutteknik som kallas differential routing. Den andra, 'osäkra', coprocessorn implementeras med hjälp av vanliga standardceller och regelbundna routing tekniker. Mätningsbaserade experimentella resultat visar att en Differentialkraftanalys (DPA) attack på den osäkra coprocessorn kräver endast 8 000 förvärv för att avslöja hela 128b hemliga nyckeln. Samma attack på den säkra coprocessorn avslöjar fortfarande inte hela den hemliga nyckeln vid 1.500.000 förvärv. Denna förbättring av DPA-motståndet på minst 2 storleksordningar gör attacken de facto omöjlig. Det antal mätningar som krävs är större än livslängden för den hemliga nyckeln i de flesta praktiska system.
Den säkra coprocessor REF, som är utformad för AES-baserade biometriska applikationer, använder en konstant ström disiperande logik för varje bit övergångar.
A side-channel leakage free coprocessor IC in 0.18µm CMOS for embedded AES-based cryptographic and biometric processing
{'venue': "DAC '05", 'journal': None, 'mag_field_of_study': ['Computer Science']}