Den senaste tekniken inom maskinvarudesign är användning av hårdvarubeskrivning språk som VHDL (Mycket hög hastighet Integrerad Circuit Hardware Beskrivning Språk). De konstruktioner som ges av VHDL-program återförs till den punkt där det fysiska förverkligandet av den nya kretsen eller brädet kan syntetiseras automatiskt. Mönstren provas genom att simulera dem och jämföra deras utgång med den som föreskrivs i specificationen. En väsentlig del av konstruktionen används för att upptäcka oacceptabla avvikelser från denna specificering och därefter lokalisera källorna till sådana fel. I detta dokument beskriver vi ett tillvägagångssätt för att använda modellbaserad diagnos för feldetektering och lokalisering i mycket stora VHDL-program (flera 100.000 rader kod). För att uppnå tillräcklig prestanda för praktisk tillämpning, har vi utvecklat en representation som tillåter en mycket abstrakt syn på program och fel, men är tillräckligt detaljerad för att ge betydande minskningar i fel lokaliseringskostnader jämfört med den nuvarande arbetsintensiva metoden. Implementeringen i samband med kunskapsrepresentationen är utformad med öppenhet i åtanke för att möjliggöra användning av de högoptimerade simuleringsverktyg som finns tillgängliga. Diskriminering mellan diagnoser uppnås genom användning av flera testfall och val av mätning. Testresultaten visar tillräcklig prestanda för praktisk användning.
I REF användes modellbaserad diagnos för att upptäcka och lokalisera fel i stora VHDL-program.
Model-Based Diagnosis of Hardware Designs
{'venue': 'Artif. Intell.', 'journal': None, 'mag_field_of_study': ['Computer Science']}