Abstract-Leros är en liten mikrocontroller som är optimerad för nuvarande låg kostnad FPGAs. Leros är designad med en balanserad logik till on-chip-minnesrelation. Designmålet är en mikrocontroller som kan klockas in ungefär hälften av hastigheten en rörledning on-chip minne och konsumera mindre än 300 logiska celler. Arkitekturen, som följer av designmålen, är en rörledning 16-bitars ackumulatorprocessor. En implementering av Leros behöver minst ett minnesblock på chipet och några hundra logiska celler. Användningsområdena för Leros är tvåfaldiga: För det första kan den användas som en intelligent kringutrustning för hjälpfunktioner i en FPGA-baserad system-på-chip-design. För det andra, den mycket lilla storleken av Leros gör det till en attraktiv softcore för många kärnforskning med låg kostnad FPGAs.
Den första versionen av Leros REF var en hårdkodad 16-bitars ackumulatormaskin.
Leros: A Tiny Microcontroller for FPGAs
{'venue': '2011 21st International Conference on Field Programmable Logic and Applications', 'journal': '2011 21st International Conference on Field Programmable Logic and Applications', 'mag_field_of_study': ['Computer Science']}