FPGA:er, på grund av sin omprogrammeringsförmåga, blir mycket populära för att skapa och utbyta VLSI:s intellektuella egenskaper (IP:er) i det återanvändningsbaserade designparadigmet. Befintliga vattenmärknings- och fingeravtryckstekniker har framgångsrikt inbäddat identifieringsinformation i FPGA-konstruktioner för att förhindra intrång i immateriella rättigheter. Sådana metoder ger dock upphov till timing och/eller omkostnader för resurser, som ibland är oförutsägbara, vilket leder till försämring av prestandan. I detta dokument föreslår vi en ny FPGA vattenmärkningsteknik som garanterar noll design overhead. Vår strategi består av två faser. Först designar vi som vanligt för att få bästa möjliga kvalitet IP. Sedan kartlägger vi den nödvändiga signaturen till ytterligare tidsbegränsningar på noggrant utvalda nät och gör om en liten del av konstruktionen (t.ex. plats och rutt). FPGA-konfigurationen bitström för den resulterande vattenmärkta designen kommer att skilja sig avsevärt från den ursprungliga designen, vilket ger oss ett starkt bevis på författarskap. Vattenstämpel tekniken har noll design overhead eftersom den är utvecklad för att upprätthålla prestandan för konstruktionen från den första fasen. Detta demonstreras genom att tillämpa den föreslagna tekniken på flera verkliga FPGA-konstruktioner, som varierar i storlek från några tusen till mer än två miljoner grindar, på Xilinx-enheter.
Jain m.fl. föreslog en teknik för noll överliggande vattenmärkning baserad på tidsbegränsningar REF.
Zero overhead watermarking technique for FPGA designs
{'venue': "GLSVLSI '03", 'journal': None, 'mag_field_of_study': ['Computer Science']}