Många kommersiellt tillgängliga inbäddade processorer kan utöka sin bas instruktionsuppsättning för en specifik domän av applikationer. Även om stadiga framsteg har gjorts i verktyg och metoder för automatisk instruktion set förlängning för konfigurerbara processorer, nyligen studie har visat att den begränsade data bandbredd som finns i kärnprocessorn (t.ex. antalet samtidiga åtkomster till registret filen) blir en allvarlig prestanda flaskhals. I detta dokument föreslår vi en ny lågkostnad arkitektur förlängning och tillhörande kompilering tekniker för att ta itu med problemet data bandbredd. Specifikt bäddade vi in en enda kontrollbit i instruktionen op-koder för att selektivt kopiera utförandet resultat till en uppsättning hash-mappade skuggregister i write-back skedet. Detta kan effektivt minska kommunikationen overhead på grund av dataöverföringar mellan kärnprocessorn och den anpassade logiken. Vi presenterar också en ny samtidig global skuggregisterbindning med en hashfunktionalgoritm för att dra full nytta av utbyggnaden. Tillämpningen av vårt tillvägagångssätt leder till en nästan optimal hastighetsökning (inom 2 % av den idealiska hastighetsökningen).
Cong, Han och Zhiru Zhang (2005) REF representerar en mycket billig arkitektonisk förlängning och en sammanställning teknik som ansvarar för data bandbredd problem.
Architecture and compilation for data bandwidth improvement in configurable embedded processors
{'venue': 'ICCAD-2005. IEEE/ACM International Conference on Computer-Aided Design, 2005.', 'journal': 'ICCAD-2005. IEEE/ACM International Conference on Computer-Aided Design, 2005.', 'mag_field_of_study': ['Computer Science']}