Abstract-In commercial-off-the-shelf (COTS) multi-core system kan en uppgift som körs på en kärna försenas av andra uppgifter som körs samtidigt på andra kärnor på grund av störningar i det delade DRAM huvudminnet. En sådan fördröjning av minnesstörningar kan vara stor och mycket varierande, vilket innebär en betydande utmaning för utformningen av förutsägbara realtidssystem. I detta dokument presenterar vi tekniker för att ge en snäv övre gräns för de värsta minnesstörningarna i ett COTS-baserat multikärnsystem. Vi modellerar uttryckligen de stora resurserna i DRAM-systemet, inklusive banker, bussar och minneskontroll. Genom att ta hänsyn till deras timingegenskaper analyserar vi den värsta minnesstörningsfördröjningen som påförts en uppgift av andra uppgifter som körs parallellt. Såvitt vi vet är detta det första arbetet som begränsar begäran om att ombeställa effekten av COTS-minnesregulatorer. Vårt arbete möjliggör också kvantifiering av i vilken utsträckning minnesstörningar kan minskas genom att dela upp DRAM-banker. Vi utvärderar vår strategi på en multikärnig råvaruplattform som kör Linux/RK. Experimentella resultat visar att vårt tillvägagångssätt ger en övre gräns som ligger mycket nära vår uppmätta värsta störning.
Kim och Al. I REF föreslås en analysmetod för ett snävt värstafall som är bundet till minnesstörningar.
Bounding memory interference delay in COTS-based multi-core systems
{'venue': '2014 IEEE 19th Real-Time and Embedded Technology and Applications Symposium (RTAS)', 'journal': '2014 IEEE 19th Real-Time and Embedded Technology and Applications Symposium (RTAS)', 'mag_field_of_study': ['Computer Science']}