Många avancerade DSP-processorer använder både flera minnesbanker och heterogena registerfiler för att förbättra prestanda och strömförbrukning. Komplexiteten i sådana arkitekturer utgör en stor utmaning för kompilatorns design. I den här artikeln presenterar vi ett tillvägagångssätt för variabel partitionering och instruktion schemaläggning för att maximalt utnyttja de fördelar som tillhandahålls av sådana arkitekturer. Vår strategi bygger på en ny grafmodell som strävar efter att fånga både prestanda- och effektkrav. Vi föreslår en algoritm för att iterativt hitta den variabla partitionen så att maximal energibesparing uppnås samtidigt som den angivna prestandabegränsningen uppfylls. Experimentella resultat visar hur effektivt vårt tillvägagångssätt är.
Wang m.fl. REF presenterade ett tillvägagångssätt för variabel partitionering och instruktion schemaläggning för att maximalt utnyttja fördelarna.
Energy-aware variable partitioning and instruction scheduling for multibank memory architectures
{'venue': 'TODE', 'journal': None, 'mag_field_of_study': ['Computer Science']}