Abstract-En ny kostnadseffektiv och låg latent maskhål router för paket-switchade NoC-design, skräddarsydd för FPGA, presenteras. Detta har utformats för att vara skalbart på systemnivå för att fullt ut utnyttja egenskaperna och begränsningarna hos FPGA-baserade system, snarare än anpassad ASIC-teknik. En viktig funktion är att det uppnår en låg paket utbredning latens av endast två cykler per humle inklusive både router pipeline fördröjning och länk traversal fördröjning - en betydande förbättring jämfört med befintliga FPGA-konstruktioner - var mycket konkurrenskraftig när det gäller prestanda och hårdvara komplexitet. Det kan också konfigureras i olika nätverkstopologier inklusive 1-D, 2-D och 3-D. Detaljerad utforskning av designrymden har genomförts för en rad skalningsparametrar, där resultaten av olika konstruktionsutjämningar presenteras och diskuteras. Genom att dra nytta av riklig buildin omkonfigurerbar logik och routing resurser, har vi kunnat skapa en ny skalbar on-chip FPGA-baserad router som uppvisar hög dimensionalitet och konnektivitet. Den föreslagna arkitekturen kan enkelt migreras mellan många FPGA-familjer för att tillhandahålla flexibla, robusta och kostnadseffektiva NoC-lösningar som lämpar sig för implementering av högpresterande FPGA-datasystem.
En maskhålsrouter med låg latens för paketförändrade NoC-konstruktioner, för Field Programmerbar Gate Array (FPGA), presenteras i REF.
Generic Low-Latency NoC Router Architecture for FPGA Computing Systems
{'venue': '2011 21st International Conference on Field Programmable Logic and Applications', 'journal': '2011 21st International Conference on Field Programmable Logic and Applications', 'mag_field_of_study': ['Computer Science']}