Ökad prestanda, samtidigt som den minskar energiförbrukningen, är en stor konstruktionsutjämning i nuvarande mikroprocessorer. I den här artikeln undersöker vi möjligheterna att använda en heterogen klustererad VLIW-mikroarkitektur. I den föreslagna mikroarkitekturen kan varje kluster, sammanlänkningsnätet och den stödjande minneshierarkin köras med olika frekvenser och spänningar. Några av klusteren kan sedan konfigureras för att vara prestandaorienterade och köras vid hög frekvens, medan de andra klusteren kan konfigureras för att vara låg effekt-orienterade och köras vid lägre frekvenser, vilket minskar den totala förbrukningen. För att denna heterogena design ska vara effektiv måste vi välja de mest lämpliga frekvenserna och spänningarna för varje komponent. Vi föreslår ett system för att välja dessa parametrar baserat på en modell som uppskattar energiförbrukningen och genomförandetiden för flyttalskoder vid kompileringstidpunkten. Slutligen presenterar vi en modulo schemaläggningsteknik baserad på grafpartitionering som utnyttjar de möjligheter som presenteras på heterogena klustererade mikroarkitekturer. Resultaten visar att Energy-Delay 2 produkten (ED2) kan minskas avsevärt med 15% i genomsnitt för en mikroarkitektur med 4-kluster och med så mycket som 35% för utvalda program.
I de senaste verken har vissa tillägg till modulo schemaläggning föreslagits för att hantera heterogena klustererade VLIW mikroarkitekturer där varje kluster kan köras med olika frekvens och spänning REF.
Heterogeneous Clustered VLIW Microarchitectures
{'venue': "International Symposium on Code Generation and Optimization (CGO'07)", 'journal': "International Symposium on Code Generation and Optimization (CGO'07)", 'mag_field_of_study': ['Computer Science']}