Det finns en enorm marknad för tillämpningsspecifika processorer som används inom inbyggda system. Denna marknad drivs av konsumenternas krav (t.ex. nya produkter, mer funktionalitet och flexibilitet, produktdigitalisering, bättre prestandakostnadsförhållande, portabilitet) och processordesign (dvs. vad vi kan erbjuda). Att vara framgångsrik på denna marknad kräver en kort tid till marknaden, vilket kräver användning av automatiserade konstruktionsverktyg. Dessa verktyg bör inte bara bidra till en snabb generering av en specifik processor, utan också göra det möjligt för konstruktören att snabbt och kvantitativt undersöka en stor uppsättning alternativa lösningar. Därför bör dessa verktyg baseras på en flexibel och programmerbar processormall. I detta dokument föreslår vi användningen av Transport Triggered Architectures (TTA) för en sådan processor mall. TTA kan jämföras med VLIWs; båda kan utnyttja kompileringstiden tillgängliga undervisningsnivå parallellism. TTA är dock programmerade på ett annat sätt. TTAs kombinerar en uppsättning intressanta funktioner; förutom att vara fullt programmerbar, de har gynnsamma skalegenskaper, de enkelt införliva godtycklig funktionalitet, och deras organisation är väl strukturerad, vilket möjliggör enkel och automatisk design. I tidningen förklaras dessa drag. Baserat på denna mall har en uppsättning designverktyg utvecklats; de innehåller en parallelliserande C/C++ kompilator som utnyttjar den tillgängliga processorn och applikationskonvergensen, en processorgenerator, simulatorer, profilerare och ett verktyg för arkitekturprospektering; dessa verktyg är integrerade i ett grafiskt användargränssnitt. I dokumentet beskriver vi inom kort dessa verktyg och visar hur de kan tillämpas på en viss applikation. Detta exempel program tas från bildbehandlingsområdet. Det kommer att visas hur verktygen hjälper till att utforska många lösningar, inklusive de som innehåller tillämpningsspecifika funktioner.
De Transport-Trigged Architectures (TTA) REF liknar VLIWs i det att det finns ett stort antal parallella beräkningar som anges i varje instruktion.
Using Transport Triggered Architectures for Embedded Processor Design
{'venue': 'Integrated Computer-Aided Engineering', 'journal': None, 'mag_field_of_study': ['Computer Science']}