Med det ökande immaterialrättsligt missbruket inom System-on-a-Chip-design spelar vattenmärkningstekniken en viktig roll för IP-skyddet. I detta dokument kombinerar vi vattenmärkningsmetoder på olika nivåer för att konstruera ett hierarkiskt vattenmärkningssystem för fältprogrammerbart grindsystem (FPGA) IP-skydd. Vi bäddade först in vattenstämpeln i nätlistan med hjälp av en uppslagstabell-SRL-omvandling. Sedan bäddade vi in vattenstämpeln i bitströmmen i samma design med hjälp av JBits. Vi testar vår metod på tre offentliga FPGA-riktmärken. De experimentella resultaten visar att omkostnaderna för vattenmärkning minskar avsevärt på grund av våra kloka strategier. Vattenmärket inbäddat på hög nivå är välförökat till lägre nivå. Vår teknik ger en robust och säker vattenstämpellösning.
I REF har en hierarkisk vattenmärkningsmetod för FPGA IP-skydd presenterats.
Hierarchical Watermarking Method for FPGA IP Protection
{'venue': None, 'journal': 'Iete Technical Review', 'mag_field_of_study': ['Computer Science']}