Abstract-Vi presenterar HORNET, en parallell, mycket konfigurerbar, cykelnivå multicore simulator baserad på en ingress-queued maskhål router NoC arkitektur. Den parallella simuleringsmotorn erbjuder såväl cykelnoggrannhet som periodisk synkronisering; samtidigt som funktionell noggrannhet bevaras, möjliggör detta byte mellan perfekt tidsnoggrannhet och hög hastighet med mycket god noggrannhet. När körs på 6 separata fysiska kärnor på en enda die, kan speedups överstiga en faktor på över 5, och när körs på en två-die 12-core system med 2-vägs hyperthreading, speedups överstiger 11×. De flesta hårdvaruparametrar är konfigurerbara, inklusive minneshierarki, sammankoppling geometri, bandbredd, crossbar dimensioner, och parametrar som driver kraft och termiska effekter. En mycket parametriserad bordsbaserad NoC-design möjliggör en mängd olika routing och virtuella kanalalgoritmer tilldelning ur lådan, allt från enkel DOR routing till komplexa Valiant, ROMM, eller PROM system, BSOR, och adaptiv routing. HORNET kan köras i nätverk-enbart läge med hjälp av syntetisk trafik eller spår, direkt emulera en MIPS-baserad multicore, eller fungera som minne delsystem för inhemska program som utförs under Pin instrumenteringsverktyget. HORNET är fritt tillgängligt under MIT-licensen med öppen källkod på http://csg.csail.mit.edu/hornet/.
Nyligen, Lis et al. presentera HORNET, en parallell mångkärnig simulator med effekt och termisk modellering REF.
Scalable, accurate multicore simulation in the 1000-core era
{'venue': '(IEEE ISPASS) IEEE INTERNATIONAL SYMPOSIUM ON PERFORMANCE ANALYSIS OF SYSTEMS AND SOFTWARE', 'journal': '(IEEE ISPASS) IEEE INTERNATIONAL SYMPOSIUM ON PERFORMANCE ANALYSIS OF SYSTEMS AND SOFTWARE', 'mag_field_of_study': ['Computer Science']}