Vi presenterar ett allmänt system för att virtualisera huvudminnesfelkorrigeringsmekanismer, som kartlägger överflödig information som behövs för att korrigera fel i själva minnesnamnrymden. Vi förlitar oss på denna grundläggande idé, som ökar flexibiliteten för att öka felskyddets kapacitet, förbättra energieffektiviteten och minska systemkostnaderna, med endast små prestanda omkostnader. Vi utökar den virtuella minnessystemarkitekturen för att ta bort den fysiska kartläggningen av data från den fysiska kartläggningen av dess tillhörande ECC-information. Vi använder sedan denna mekanism för att ta fram tvåstegs felskyddsteknik som skiljer processen för att upptäcka fel från det sällsynta behovet att också korrigera fel, och därmed spara energi. Vi beskriver hur man kan ge ett starkt chipkill- och dubbelchipsdödande skydd med hjälp av befintlig DRAM- och förpackningsteknik. Vi visar hur man behåller tillgång granularitet och redundans overheads, även när du använder ×8 DRAM chips. Vi utvärderar också felkorrigering för system som inte använder ECC DIMM. Sammantaget, analys av krävande SPEC CPU 2006 och PARSEC riktmärken indikerar att prestanda overhead är endast 1% med ECC DIMMs och mindre än 10% med hjälp av standard icke-ECC DIMM konfigurationer, att DRAM effektbesparingar kan vara så hög som 27%, och att systemet energidämpande produkt förbättras med 12% i genomsnitt.
Ett smart "virtualiserat" förkroppsligande av ECC-systemet REF föreslogs nyligen för att frikoppla det faktiska ECC från data i minnet och separera processen för att upptäcka fel från det sällsynta behovet av att också korrigera fel (för att spara energi).
Virtualized and flexible ECC for main memory
{'venue': 'ASPLOS XV', 'journal': None, 'mag_field_of_study': ['Computer Science']}