Vi föreslår en strategi för att bygga feltoleranta distribuerade realtidsinbäddade system. Från en given systembeskrivning (tillämpningsalgoritm och arkitektur) och en given felhypotes (typ och antal fel som ska tolereras), genererar vi automatiskt ett statiskt feltolerant multiprocessorschema över algoritmkomponenterna på målarkitekturen, vilket minimerar schemalängden, och tolererar övergående fel hos både processorer och kommunikationsmedier. Vår strategi är inriktad på heterogena arkitekturer med flera processorer kopplade av flera delade bussar. Det är baserat på hybrid redundans och datafragmentering strategier, som gör det möjligt att snabbt upptäcka och hantera fel. Detta schemaläggningsproblem är NP-hard och vi förlitar oss på en heuristisk algoritm för att effektivt få en ungefärlig lösning. Våra simuleringsresultat visar att vårt tillvägagångssätt i allmänhet minskar schemats längd overhead.
Vi har i REF föreslagit en lösning för att tolerera övergående fel i distribuerade heterogena arkitekturer med flerbusstopologi.
Transient Processor/Bus Fault Tolerance for Embedded Systems
{'venue': 'DIPES', 'journal': None, 'mag_field_of_study': ['Computer Science']}