Förbättrad logisk kapacitet genom tidsdelning, dynamiskt omkonfigurerbara Field Gate Programmerbara Arrays (FPGAs) används för att hantera konstruktioner med hög komplexitet och funktionalitet. I detta papper använder vi en ny grafbaserad topologisk golvplansrepresentation, kallad 3D-subTCG (3-Dimensional Transitive Closure subGraph), för att hantera det 3-dimensionella (temporala) golvplanerings-/placeringsproblemet, som uppstår från dynamiskt omkonfigurerbara FPGA. 3D-subTCG använder tre transitiva stängningsdiagram för att modellera tids- och rumsliga samband mellan moduler. Vi härleder de genomförbarhetsvillkor för företrädesbegränsningar som orsakas av genomförandet av dynamiskt omkonfigurerbara FPGA. Eftersom det geometriska förhållandet är transparent till 3D-subTCG och dess inducerade operationer (dvs. vi kan direkt upptäcka sambandet mellan två uppgifter från representationen), kan vi lätt upptäcka varje överträdelse av de temporal företrädesbegränsningar på 3D-subTCG. Vi härleder också viktiga egenskaper hos 3D-subTCG för att minska lösningsutrymmet och förkorta körtiden för 3D-fotplanering/placering. Experimentella resultat visar att vår 3D-subTCG-baserade algoritm är mycket effektiv och effektiv.
Yuh och al. REF använder en undergrupp för 3D-transitiv förslutning för 3D-förpackningsproblemet.
Temporal floorplanning using the three-dimensional transitive closure subGraph
{'venue': 'TODE', 'journal': None, 'mag_field_of_study': ['Computer Science']}