Abstract-Standard multicore processorer använder den delade huvudminnet via on-chip caches för kommunikation mellan kärnor. Denna form av kommunikation har dock två begränsningar: 1) den är knappast prediktabel och därför inte en bra lösning för realtidssystem och 2) detta enda delade minne är en flaskhals i systemet. Detta dokument presenterar en kommunikationsarkitektur för tidsförutsägbara multikärnsystem där kärn-lokala minnen distribueras på chippet. Ett nätverk-på-chip kopierar ständigt data från en avsändare kärn-lokalt minne till en mottagare kärn-lokalt minne. Eftersom denna kopiering utförs i en riktning vi kallar denna arkitektur ett enkelriktat delat minne. Med hjälp av tidsdelningsmultiplexing för minnesåtkomst och nätverksroutrar uppnår vi en tidsprediktabel lösning där kommunikationslatensen och bandbredden kan begränsas. Ett exempel arkitektur för en 3x3 kärnprocessor och 32-bitars breda länkar och minnesportar ger en kumulativ bandbredd på 29 byte per klockcykel. Dessutom visar utvärderingen att denna arkitektur, på grund av sin enkelhet, är liten jämfört med andra nätverksbaserade lösningar.
Det enkelriktade delade minnet REF-projektet använder S4NOC för att implementera en särskild form av distribuerat delat minne.
One-way shared memory
{'venue': '2018 Design, Automation & Test in Europe Conference & Exhibition (DATE)', 'journal': '2018 Design, Automation & Test in Europe Conference & Exhibition (DATE)', 'mag_field_of_study': ['Computer Science']}