Grafikbehandlingsenheter (GPU) använder stora registerfiler för att rymma alla aktiva trådar och påskynda sammanhangsbyte. Tyvärr, registerfiler är en skalbarhet flaskhals för framtida GPU på grund av lång tillgång latency, hög strömförbrukning, och stora kisel område avsättning. Tidigare arbete föreslår hierarkisk registerfil, att minska registret fil strömförbrukning genom caching register i en mindre registerfil cache. Tyvärr förbättrar detta tillvägagångssätt inte registeråtkomstlatensen på grund av den låga träfffrekvensen i registrets filcache. I detta dokument föreslår vi arkitekturen Latency-Tolerant Register File (LTRF) för att uppnå låg latens i en hierarkisk struktur på två nivåer samtidigt som strömförbrukningen hålls låg. Vi observerar att kompilering-tid intervallanalys gör det möjligt för oss att dela GPU-program utförande i intervaller med en korrekt uppskattning av en warps aggregatregister arbetar-set inom varje intervall. Nyckelidén med LTRF är att förmontera det uppskattade registrets arbetsuppsättning från huvudregisterfilen till registerfilens cache under programvarukontroll, i början av varje intervall, och överlappa latensen med utförandet av andra warps. Våra experimentella resultat visar att LTRF möjliggör hög kapacitet men ändå lång-latency huvudsakliga GPU-registerfiler, banar väg för olika optimeringar. Som ett exempel optimering, vi implementerar den huvudsakliga registret fil med framväxande hög densitet hög-latens minne teknik, möjliggör 8× större kapacitet och förbättra den totala GPU prestanda med 31% samtidigt minska registret fil strömförbrukning med 46%.
Sadrosadati m.fl. I REF föreslås en hierarkisk registerstruktur på två nivåer för att minska den långa fördröjningen och den höga strömförbrukningen av registerfiler genom att föranmäla registrets arbetsuppsättning.
LTRF: Enabling High-Capacity Register Files for GPUs via Hardware/Software Cooperative Register Prefetching
{'venue': "ASPLOS '18", 'journal': None, 'mag_field_of_study': ['Computer Science']}