För att förbättra energieffektivitetsprocessorer möjliggör dynamisk spännings- och frekvensskalning (DVFS), vilket gör det möjligt att ändra prestanda och strömförbrukning on-thefly. Många kärnarkitekturer, såsom den experimentella processorn Single-chip Cloud Computer (SCC) från Intel Labs, har DVFS-infrastrukturer som skalas genom att ha många fler oberoende spännings- och frekvensdomäner on-die än dagens multi-cores. I detta dokument föreslås ett nytt, hierarkiskt och transparent energistyrningssystem för klient-servrar som är tillämpligt på sådana arkitekturer. Systemet försöker minimera energiförbrukningen inom ett prestandafönster med beaktande av inte bara den lokala informationen för kärnor inom frekvensdomäner utan också information som spänner över flera frekvens- och spänningsdomäner. Vi implementerar vår föreslagna hierarkiska kraftkontroll med hjälp av en ny applikationsdriven fasdetekterings- och förutsägelsemetod för Approach Passing Interface (MPI), ett naturligt val på SCC med dess snabba on-chip-nätverk och dess icke-sammanhängande minneshierarki. Denna fasprediktor fungerar som front-end till den hierarkiska DVFS-regulatorn, vilket ger nödvändiga DVFS schemaläggningspunkter. Experimentella resultat med SCC-hårdvara visar att vår strategi ger en betydande förbättring av energifördröjningsprodukten (EDP) med så mycket som 27,2 %, och 11,4 % i genomsnitt, med en genomsnittlig ökning av exekveringstiden på 7,7 % jämfört med en baslinjeversion utan DVFS. Dessa förbättringar kommer både från förbättrad fasprediktionsnoggrannhet och effektivare DVFS-kontroll av domänerna, jämfört med befintliga metoder. Nyckelord: fasdetektering, gränssnitt för meddelandepassage, DVFS, resurshantering * Arbeta främst medan N. Ioannou var praktikant på Intel Labs. M. Cintra är för närvarande sabbatsledig på Intel Labs. M. Kauschke är nu ansluten till Intel Corp. och ExaCluster Laboratory på FZ Jülich, Tyskland.
Arbetet i REF beskriver ett runtime-system för processorn Intel Single-chip Cloud Computer (SCC).
Phase-Based Application-Driven Hierarchical Power Management on the Single-chip Cloud Computer
{'venue': '2011 International Conference on Parallel Architectures and Compilation Techniques', 'journal': '2011 International Conference on Parallel Architectures and Compilation Techniques', 'mag_field_of_study': ['Computer Science']}