Abstract-The HAL systemet beskrivs utför beteendesyntes med hjälp av en global schemaläggning och tilldelning schema som fortskrider stegvis förfining. Den kraftriktade schemaläggningsalgoritm som ligger till grund för detta system minskar antalet funktionella enheter, lagringsenheter och bussar som krävs för att balansera motsvarande verksamhet som tilldelats dem. Algoritmen stöder en omfattande uppsättning av begränsningstyper och schemaläggningslägen. Dessa inkluderar: multicycle och kedjade verksamheter; ömsesidigt uteslutande verksamhet; schemaläggning under j x e d globala tidsbegränsningar med: minimering av funktionella enhetskostnader, minimering av registerkostnader, minimering av globala sammanlänkningskrav: schemaläggning med lokala tidsbegränsningar (på driftpar): schemaläggning under fasta hårdvaruresurser begränsningar; funktionell rördragning; strukturell rördragning (användning av rörledningar funktionella enheter). Exempel från aktuell litteratur, av vilka ett valdes som riktmärke för 1988 års Högnivåseminarium, används för att illustrera effektiviteten i tillvägagångssättet.
Force-directed schemaläggning infördes av Paulin och Knight REF som ett sätt att minimera nödvändiga resurser under tidsbegränsningar.
Force-Directed Scheduling for the Behavioral Synthesis of ASIC’s
{'venue': 'IEEE Trans. on CAD of Integrated Circuits and Systems', 'journal': 'IEEE Trans. on CAD of Integrated Circuits and Systems', 'mag_field_of_study': ['Computer Science']}