Stora instruktion fönsterprocessorer uppnå hög prestanda genom att exponera stora mängder av undervisningsnivå parallellism. Dock, få tillgång till stora hårdvarustrukturer som normalt krävs för att buffra och bearbeta sådana instruktion fönsterstorlekar avsevärt försämra cykeltiden. I detta dokument föreslås en ny kontrollpunkt bearbetning och återvinning (CPR) mikroarkitektur, och visar hur man genomför en stor instruktion fönsterprocessor utan att kräva stora strukturer vilket möjliggör en hög klockfrekvens. Vi fokuserar på fyra kritiska aspekter av en mikroarkitektur: (1) schemaläggningsinstruktioner, (2) återvinning från filial felprediktioner, (3) buffring av ett stort antal butiker och vidarebefordra data från butiker till alla beroende last, och (4) regenerera fysiska register. Medan schemaläggning fönsterstorlek är viktigt, visar vi prestanda av stora instruktionsfönster för att vara mer känslig för de andra tre designfrågor. Vårt HLR förslag innehåller nya mikroarchitectural system för att ta itu med dessa designfrågor-en selektiv kontrollpunkt mekanism för att återhämta sig från felprediktioner, en hierarkisk butik kö organisation för snabb lagring-last vidarebefordring, och en effektiv algoritm för aggressiv fysisk register reclaimation. Våra förslag tillåter en processor att realisera prestandavinster på grund av instruktion fönster tusentals instruktioner utan att kräva stora cykelkritiska hårdvarustrukturer.
På samma sätt föreslogs i REF en selektiv kontrollmekanism för att återställa felpreskriptioner och stödja stora instruktionsfönster.
An analysis of a resource efficient checkpoint architecture
{'venue': 'TACO', 'journal': None, 'mag_field_of_study': ['Computer Science']}