Mekanistisk processorprestandamodellering bygger en analytisk modell från att förstå de underliggande mekanismerna i processorn och ger grundläggande insikt i program-mikroarkitekturinteraktioner, samt mikroarkitekturstrukturskalning trender och interaktioner. Medan tidigare arbete inom mekanistisk prestandamodellering fokuserade på superskalar utom-order processorer, presenterar detta papper en mekanistisk prestandamodell för superskalar i-order processorer. Vi tycker att mekanistisk modellering för iordningställande processorer är mer utmanande jämfört med oordning processorer eftersom de senare är utformade för att dölja latenser, och därmed ur ett modellerande perspektiv, detaljerad modellering av instruktioner utförande latenser och beroenden inte krävs. Den föreslagna mekanistiska prestandamodellen för superscalar i-order processorer modellerar effekten av non-enhet instruktionsutförande latenser, inter-instruction beroenden, cache / TLB missar och gren felprediktioner, och uppnår en genomsnittlig prestanda förutsägelse fel på 2,5% jämfört med detaljerad cykel-korrekt simulering. Vi utvärderar i stor utsträckning modellens noggrannhet och vi visar dess användbarhet genom tre tillämpningar: (i) vi jämför inorder kontra out-of-order prestanda, (ii) vi kvantifierar effekten av kompilatoroptimeringar på i-order prestanda, och (iii) vi utför en effekt / prestanda design utrymme prospektering.
Eyerman m.fl. I REF föreslås en mekanistisk modell för superskalar i ordning processorer.
A mechanistic performance model for superscalar in-order processors
{'venue': '2012 IEEE International Symposium on Performance Analysis of Systems & Software', 'journal': '2012 IEEE International Symposium on Performance Analysis of Systems & Software', 'mag_field_of_study': ['Computer Science']}