Överdriven energiförbrukning betraktas allmänt som ett stort hinder för utformningen av framtida mikroprocessorer. Med den fortsatta nedskalning av tröskelspänningar, den ström som förbrukas på grund av läckande minnesceller i on-chip caches kommer att utgöra en betydande del av processorns effektbudget. Detta arbete fokuserar på att minska den läckageenergi som förbrukas i instruktionscachen med hjälp av en kompilatorriktad metod. Vi presenterar och analyserar två kompilatorbaserade strategier som kallas konservativa och optimistiska. Det konservativa tillvägagångssättet sätter inte en cachelinje i ett lågt läckageläge förrän det är säkert att den nuvarande instruktionen i det är död. Å andra sidan placerar den optimistiska metoden en cachelinje i lågt läckageläge om den upptäcker att nästa tillgång till instruktionen kommer att ske först efter en lång lucka. Vi utvärderar olika optimeringsalternativ genom att kombinera kompilatorstrategier med tillståndsbevarande och tillståndsförstörande läckagekontrollmekanismer. Vi utvärderar också känsligheten för dessa optimeringar till olika högnivåkompilatorers transformationer, energiparametrar och mjuka fel.
Vissa andra kompilatorer tekniker som REF utnyttja lokaliseringen av instruktioner i instruktionsminnet för att minska läckage energiförbrukning.
Reducing instruction cache energy consumption using a compiler-based strategy
{'venue': 'TACO', 'journal': None, 'mag_field_of_study': ['Computer Science']}