Abstract-The Register File är en av de kritiska komponenterna i nuvarande processorer när det gäller åtkomsttid och strömförbrukning. Bland annat har potentialen att utnyttja parallellism på undervisningsnivå ett nära samband med storleken på och antalet hamnar i registret. I konventionella system för namnbyte av register görs både registertilldelning och utgivning försiktigt, det förstnämnda i omnamnsskedet, innan registren fylls med värden, och det senare i åtagandefasen i instruktionen om omdefinierar samma register, när registren inte används längre. I detta dokument introducerar vi VP-LAER, ett namnbytessystem som tilldelar register senare och släpper dem tidigare än konventionella system. Närmare bestämt fördelas fysiska register i slutet av verkställandet och släpps så snart bearbetningsföretaget inser att det inte kommer att finnas någon ytterligare användning av dem. VP-LAER förbättrar registerutnyttjandet, det vill säga den del av de tilldelade registren som har ett värde att läsa i framtiden. Detaljerade simuleringar på cykelnivå visar antingen en betydande hastighetsökning för en viss registerfilstorlek eller en minskning av registrets filstorlek för en given prestandanivå, särskilt för flyttalskoder, där registrets filtryck vanligtvis är högt. Index Villkor-Registrera namnbyte, out-of-order processorer, registrera filoptimering, fysisk registerallokering och släppa, exakta undantag.
REF studerade VP-LAER, som är ett omnamnssystem som kan fördela fysiska register senare och släppa dem tidigare än traditionella omnamnssystem.
Late allocation and early release of physical registers
{'venue': 'IEEE Transactions on Computers', 'journal': 'IEEE Transactions on Computers', 'mag_field_of_study': ['Computer Science']}