Policyn för sent frisläppande av konventionella namnbyten håller många register i den registerfil som tilldelats trots att de innehåller värden som aldrig kommer att läsas i framtiden. I detta arbete studerar vi potentialen i en ny plan som spekulativt släpper ett fysiskt register så snart det har lästs av en förutsagd sista instruktion som hänvisar till dess värde. En extra registerfil placeras utanför kritiska vägar processorn rörledningen håller de tidigt släppta värden bara om de oväntat refereras av någon instruktion. Förutom att visa genomförbarheten av en senast använda prediktor, analyserar detta papper också den extra registerfil (latens och storlek) som krävs för att stödja en spekulativ tidig release mekanism som använder en perfekt prediktor. De erhållna resultaten satte prestandan som gräns för att någon verklig spekulativ tidig utgivning kan nå. Vi visar att i en processor med en 64int+64fp registerfil, en perfekt tidig release stöds av en obegränsad extra registerfil har potential att påskynda beräkningar upp till 23% och 47% för SPECint2000 respektive SPECfp2000 riktmärken, respektive. Spekulativ tidig release kan också användas för att minska registret filstorlek utan att förlora prestanda. Till exempel, en processor med en konventionellt hanterad 96int+96fp registerfil kunde ersättas för lika IPC med en 64int+64fp registerfil hanteras med perfekt tidig register release och backas upp med en 64int+64fp extra register fil, detta representerar en 12% IPS (Instruktioner Per Second) ökning om processorfrekvensen begränsas av registret filåtkomsttid.
Potentialen för en ideal förutsägelse om senaste användning studerades i REF, men detta arbete saknade utformningen av någon verklig genomförande.
Speculative early register release
{'venue': "CF '06", 'journal': None, 'mag_field_of_study': ['Computer Science']}