När gapet mellan minne och processor hastigheter fortsätter att vidgas, cache effektivitet är en allt viktigare komponent i processor per $ormance. Compiler tekniker har använts för att förbättra instruktioner och data cache prestanda för praktiskt taget indexerade caches genom att kartlägga kod och data med temporal lokalitet till d.@erent cache block. I detta papper undersöker vi petiormance av kompilator och hårdvara metoder för att omordna sidor i fysiskt adresserade caches för att eliminera cache missar. Programvaran tillvägagångssätt ger en färgkartläggning vid kompilering-tid för kod- och datasidor, som sedan kan användas av operativsystemet för att styra dess tilldelning av fysiska sidor. Hårdvaran tillvägagångssätt fungerar genom att lägga till en sida omkarta fältet till TLB, som används för att tillåta en sida att ommålas till en d@erent färg i den fysiskt indexerade cache samtidigt som samma fysiska sida i minnet. Resultaten visar att softwarepage placering gav en 28% speedup och hårdvarusida placering gav en 21% speedup i genomsnitt för en superskalar pnxessol: För en 4 processor enchip multiprocessor var felfrekvensen minskat från 8,7% ner till 7,2% i genomsnitt.
Sherwood, etc. REF lägger till en sida omkarta fältet till TLB som gör det möjligt att ändra en sida till en annan färg i den fysiskt indexerade cache samtidigt som samma fysiska sidan i minnet.
Reducing cache misses using hardware and software page placement
{'venue': "ICS '99", 'journal': None, 'mag_field_of_study': ['Computer Science']}