Eftersom komplexiteten i SOC:s konstruktion eskalerar till nya höjder, finns det ett stort behov av att hitta lämpliga metoder och verktyg för att hantera samdesignaspekter av SOC. Dessutom erbjuder moderna omkonfigurerbara SoCs fördelar jämfört med klassiska SoCs när de integrerar anpassningsfunktioner för att klara av muterbara designkrav och miljöbehov. I detta dokument presenteras ett nytt tillvägagångssätt för att ta itu med systemanpassning och omkonfigurerbarhet. En generisk modell för reaktiv kontroll presenteras i en SoC co-design ram: Gaspard2. Därefter illustreras kontrollintegrationen på olika nivåer av ramverket för både funktionell specifikation och FPGA-syntes. De presenterade verken är baserade på Model-Driven Engineering och UML MARTE-profilen som föreslås av Object Management Group, för modellering och analys av inbyggda system i realtid. Våra bidrag avser alltså att presentera ett komplett designflöde för att gå från högnivå MARTE modeller till automatisk kodgenerering, för genomförande av dynamiskt omkonfigurerbara SoCs.
I REF föreslås ett konstruktionsflöde från högnivåmodeller till automatisk kodgenerering för genomförande av omkonfigurerbara FPGA-baserade system-på-chip.
Targeting Reconfigurable FPGA based SoCs using the UML MARTE profile: from high abstraction levels to code generation
{'venue': 'IJES', 'journal': 'IJES', 'mag_field_of_study': ['Computer Science']}