Energieektivitetens ökande betydelse har gett upphov till en hög grad av hårdvaruutrustning med olika energihanteringsfunktioner. I detta dokument undersöks policyer för minneskontroll för att manipulera DRAM-krafttillstånd i cachebaserade system. Vi d e v elop en analytisk modell som approximerar den inaktiva tiden för DRAM-chips med hjälp av en exponentiell distribution, och validerar vår modell mot spårdrivna simuleringar. Våra resultat visar att, för våra riktmärken, den enkla policyn att omedelbart övergå ett DRAM-chip till ett lägre makttillstånd när det blir overksamt är överlägsen mer sofistikerade policyer som försöker förutsäga DRAM-chip overksam tid.
Fläkt et al. studera memory controller policys med tanke på DRAM makt tillstånd för strömspar REF.
Memory controller policies for DRAM power management
{'venue': "ISLPED '01", 'journal': None, 'mag_field_of_study': ['Chemistry', 'Computer Science']}