DRAM-minnen behöver uppdateras regelbundet för att kunna bevara data som lagras i dem. Uppdateringsintervallet för DRAM-minnen beror på leverantören och den designteknik de använder. För varje uppdatering i en DRAM-rad läses den lagrade informationen i varje cell upp och skrivs sedan tillbaka till sig själv när varje DRAM-bit läses är självdestruktiv. Uppdateringsprocessen är oundviklig för att upprätthålla data korrekthet, tyvärr på bekostnad av kraft och bandbredd overhead. Den framtida trenden att integrera lager av 3D die-stacked dram-minnen på toppen av en processor förvärrar ytterligare situationen eftersom tillgången till dessa dram-minnen kommer att bli vanligare och det blir allt svårare att dölja uppdateringscykler i den tillgängliga slacken. Dessutom, på grund av konsekvenserna av temperaturökning, kommer uppdateringsintervallet för 3D die-stacked DRAMs att bli kortare än de konventionella. I detta dokument föreslås ett innovativt system för att minska den energi som förbrukas i dram-minnen. Genom att använda en time-out-räknare för varje minnesrad i en DRAM-modul kan alla onödiga periodiska uppdateringsåtgärder elimineras. Det grundläggande konceptet bakom vårt schema är att en DRAM-rad som nyligen lästes eller skrevs till av processorn (eller andra enheter som delar samma DRAM) inte behöver uppdateras igen genom den periodiska uppdateringsoperationen, vilket eliminerar överdrivna uppfräschningar och den energi som försvinner. Baserat på detta koncept föreslår vi en lågkostnadsteknik i minnesregulatorn för DRAM-effektminskning. Simuleringsresultaten visar att vår teknik kan minska upp till 86% av alla uppdateringsoperationer och 59,3% i genomsnitt för en 2GB DRAM. Detta i sin tur resulterar i 52,6 % energibesparingar för uppdatering av verksamheten. Den totala energibesparingen i dram-minnet är upp till 25,7 % med ett genomsnitt på 12,13 % som erhållits för SPLASH-2, SPECint2000 och Biobench-riktmärkesprogram simulerade på 2 GB dram. För en 64MB 3D DRAM, energibesparingen är upp till 21% och 9,37% i genomsnitt när uppdateringsfrekvensen är 64 ms. För en snabbare 32ms uppdateringsfrekvens den maximala och genomsnittliga besparingar är 12% respektive 6,8%. 40:e IEEE/ACM:s internationella symposium om mikroarkitektur
Eftersom DRAM-celler laddas efter att ha lästs eller skrivits använder smart update REF en time-out-räknare för varje DRAM-rad för att eliminera onödig uppdatering på rader som nyligen har kommits åt.
Smart Refresh: An Enhanced Memory Controller Design for Reducing Energy in Conventional and 3D Die-Stacked DRAMs
{'venue': '40th Annual IEEE/ACM International Symposium on Microarchitecture (MICRO 2007)', 'journal': '40th Annual IEEE/ACM International Symposium on Microarchitecture (MICRO 2007)', 'mag_field_of_study': ['Computer Science']}