Abstract-Ass-teknik fortsätter att skalas ner, hårdvaruvariationer, såsom processvariationer (PV) och negativ skev temperaturinstabilitet (NBTI), framträder som en växande utmaning i de moderna GPGPUs (general-purpose computing on graphic processing units). PV inducerar betydande fördröjningsvariationer statiskt, medan NBTI dynamiskt saktar ned GPGPU:erna. Varje datorkärna (dvs. strömmande multiprocessor) i GPGPU stöder tusentals samtidigt aktiva trådar, och kräver en stor registerfil. En sådan betydande registerfil är mycket känslig för hårdvarans variabilitet, och blir en av de viktigaste enheterna för att bestämma kärnfrekvensen. I denna studie föreslår vi en uppsättning tekniker som minskar både PV och NBTI effekter på GPGPUs registerfil. För att minska känsligheten för PV utvecklar vi först en ny mekanism som klassificerar register till snabba och långsamma kategorier i den högbankade registerarkitekturen för att maximera frekvensförbättringen. Vi utnyttjar sedan de unika funktionerna i GPGPU-applikationerna för att effektivt tolerera den extra åtkomstfördröjningen till de långsamma registren. Dessutom föreslår vi att man på ett dynamiskt sätt balanserar användningen mellan registren för att ytterligare tolerera NBTI-nedbrytningen. Våra experimentella resultat visar att våra föreslagna tekniker optimerar GPGPUs prestanda med i genomsnitt 22 procent under både PV och NBTI-effekter.
Tan och Al. REF klassificerar registerbanker i snabb och långsam beroende på deras åtkomsttid.
Mitigating the Impact of Hardware Variability for GPGPUs Register File
{'venue': 'IEEE Transactions on Parallel and Distributed Systems', 'journal': 'IEEE Transactions on Parallel and Distributed Systems', 'mag_field_of_study': ['Computer Science']}