Säkerhet är ett avgörande krav i de förväntade tillämpningarna av sakernas Internet (IoT), där de flesta av de underliggande datorplattformarna är inbyggda system med minskad datorkapacitet och energibegränsningar. I detta dokument presenterar vi designen och utvärderingen av en skalbar FPGA-hårdvaruarkitektur med lågt område som fungerar som en byggsten för att påskynda den kostsamma driften av exponentiering och multiplikation i GFðp och som ofta krävs i säkerhetsprotokoll som bygger på kryptering med öppen nyckel, såsom i nyckelavtal, autentisering och digital signatur. Den föreslagna konstruktionen kan bearbeta operands av olika storlek med samma datapath, som uppvisar en betydande minskning av området utan förlust av effektivitet jämfört med representativa state of the art designs. Till exempel använder vår design 96% mindre standardlogik än en liknande design optimerad för prestanda, och 46% mindre resurser än annan design optimerad för område. Även om vi använder färre områdesresurser, presterar vår design fortfarande bättre än sina inbyggda programvara motsvarigheter (190x och 697x).
Rodríguez-Flores m.fl. REF har föreslagit en utvärdering av en skalbar FPGA-hårdvaruarkitektur för säkerhetsprotokoll som bygger på kryptering av öppen nyckel. Designen kan bearbeta operander av olika storlekar med samma dataväg, som uppvisar en betydande minskning av området utan att förlora effektivitet.
Compact FPGA hardware architecture for public key encryption in embedded devices
{'venue': 'PLoS ONE', 'journal': 'PLoS ONE', 'mag_field_of_study': ['Computer Science', 'Medicine']}