Många tillämpningar, såsom medicinsk avbildning, genererar intensiv datatrafik mellan FPGA och off-chip minne. Väsentliga förbättringar i utförandet tid kan uppnås med effektiv användning av on-chip (cratchpad) minnen, i samband med noggrann programvara-baserad data återanvändning och kommunikation schemaläggning tekniker. Vi presenterar ett helt automatiserat ramverk för C-to-FPGA för att ta itu med detta problem. Vårt ramverk implementerar effektivt data återanvändning genom aggressiv loop transformation-baserade program omstrukturering. Dessutom implementerar vårt föreslagna ramverk automatiskt kritiska optimeringar för prestanda såsom parallellisering på uppgiftsnivå, rörledning och förhämtning av data. Vi utnyttjar kraften och expressiviteten i polyhedral sammanställning modell för att utveckla ett multi-objektivt optimeringssystem för off-chip kommunikationshantering. Vår teknik kan tillfredsställa hårdvaruresurser begränsningar (scratchpad storlek) samtidigt aggressivt utnyttja data återanvändning. Vårt tillvägagångssätt kan också användas för att minska buffertstorleken på chipet under förutsättning att bandbredden begränsas. Vi implementerar också en snabb teknik för rymdprospektering för effektiv optimering av programprestanda med hjälp av Xilinx högnivåsyntesverktyg.
I REF används polyhedralmodellen för att syntetisera optimerade acceleratorer genom högnivåsyntes.
Polyhedral-based data reuse optimization for configurable computing
{'venue': "FPGA '13", 'journal': None, 'mag_field_of_study': ['Computer Science']}