Läckagekraft är ett stort problem i nuvarande och framtida mikroprocessorkonstruktioner. I detta dokument utforskar vi potentialen hos arkitektoniska tekniker för att minska läckage genom kraftmätning av exekveringsenheter. Detta papper utvecklar först parameteriserade analytiska ekvationer som uppskattar break-even punkt för tillämpning av power-gating tekniker. Potentialen för kraftförsörjningsaggregat utvärderas därefter, för det intervall av relevanta bryt-jämn-punkter som bestäms av de analytiska ekvationerna, med hjälp av en toppmodern omodern superskalarprocessormodell. Potentialen för kraftmätning av processorns flyttals- och fasta punktenheter utvärderas sedan med hjälp av tre olika tekniker för att upptäcka möjligheter att komma in i viloläge; idealisk, tidsbaserad och gren-missriktad. Våra resultat visar att med hjälp av den tidsbaserade metoden kan flytta-punkt-enheter somna under upp till 28% av utförandecyklerna vid en prestandaförlust på 2%. För de svårare att driva fix-punkt enheter, den gren felprediktion guidad teknik gör det möjligt att lägga fast-punkt enheter för att sova för upp till 40% fler av de utförande cykler jämfört med den enklare tidsbaserade tekniken, med liknande prestandapåverkan. Sammantaget visar våra experiment att arkitektoniska tekniker kan användas effektivt i kraftförsörjningsenheter.
REF analyserade power gating potential på exekveringsenheter av oordning superscalar processorer, antingen baserat på en enkel time-out policy eller på den gren-prediction-styrda policy som använder sysslolösa cykler efter en gren felprediction för att stänga av exekveringsenheter.
Microarchitectural techniques for power gating of execution units
{'venue': "ISLPED '04", 'journal': None, 'mag_field_of_study': ['Computer Science', 'Engineering']}