Flytande-punkt division buggen i Intels Pentium-processor och överflöd flagg erratum av FIST-instruktionen i Intels Pentium Pro och Pentium II-processor har visat vikten och svårigheten att verifiera flyttal-punkt aritmetiska kretsar. I detta dokument presenterar vi en "svart låda" version av verifiering av FP-tillägg. I vårt tillvägagångssätt, FP-tillägg verifieras med en utökad ordnivå SMV med återanvändbara specifikationer utan att veta kretsens genomförande. Word-nivå SMV förbättras genom att använda multiplicative Power HDDs (*PHDDs), och genom att införliva villkorlig symbolisk simulering samt en kortslutningsteknik. Baserat på en fallanalys är additionsspecifikationen uppdelad i flera hundra underspecifikationer som inte är beroende av genomförandet. Vi tillämpade vårt system och dessa specifikationer för att verifiera IEEE dubbla precision FP adder i Aurora III Chip från University of Michigan. Vårt system hittade flera konstruktionsfel i denna FP-tillägg. Varje specifikation kan kontrolleras på mindre än 5 minuter. En variant av den korrigerade FP-tillägget skapades för att illustrera vårt systems förmåga att hantera olika FP-tilläggskonstruktioner. För varje tillägg, verifieringsuppgiften avslutades i 2 CPU timmar på en Sun UltraSPARC-II-server.
Chen och Bryant REF använde word-level SMV för att verifiera en flyttal-point adder.
Verification of Floating-Point Adders
{'venue': 'CAV', 'journal': None, 'mag_field_of_study': ['Computer Science']}