Abstrakt. Detta dokument beskriver hur en superscalar i ordning processor måste ändras för att stödja simultan multithreading (SMT) så att tidspredikterbarhet bevaras för hårda realtidsapplikationer. För superskalar i ordning arkitekturer beräkningen av den värsta fallet utförande tid (WCET) är mycket enklare och stramare än för o-order arkitekturer. Genom en noggrann förbättring som helt isolerar trådarna, kan denna förmåga upprätthållas till en i-ordning SMT arkitektur. Vårt designmål är att minimera WCET av högsta prioritetstråden, samtidigt som vi frigör så många resurser som möjligt för utförande av samtidiga icke-kritiska trådar. Den resulterande processorn utför hårda trådar i realtid med samma hastighet som sin enkelgängade förfader, men tomgångsutgåvor används dynamiskt av icke-kritiska trådar. Ändringarna för att möjliggöra SMT inkluderar en multitrådad hämta steg, en ytterligare realtids problematik, en bredare registeruppsättning, en prioriterad multitrådad minne gränssnitt, split fas belastningar och avbrytbara mikrokoder för multi-cycle operationer. Tillämpningen av dessa förbättringar demonstreras av CarCore, en multitrådad inbäddad processor som implementerar Infineon Tricore instruktionsset.
Inom FP-7-projektet MERASA (Multi-Core Execution of Hard Real-Time Applications Supporting Analysability) utvecklades realtidsprocessorn CarCore REF.
How to enhance a superscalar processor to provide hard real-time capable in-order SMT
{'venue': 'ARCS', 'journal': None, 'mag_field_of_study': ['Computer Science']}