Abstrakt. StrongARM-processorn har praktiskt taget adresserade cacheminnen och en TLB utan adressplatstaggar. Ett naivt genomförande kräver därför spolning av alla CPU-cache och TLB på varje sammanhangsbrytare, vilket är mycket kostsamt. Vi presenterar en implementering av snabba sammanhangsbrytare på arkitekturen i både Linux och L4-mikrokärnan. Den baseras på att använda domäntaggar som adress-rymd-identifierare och fördröja cache-spolningar tills en sammandrabbning av kartläggningar upptäcks. Vi observerar en minskning av de sammanhangsskiftande overheaderna med ungefär en storleksordning jämfört med det naiva system som för närvarande tillämpas i Linux. Vi implementerade också delning av TLB-poster för delade sidor, en naturlig förlängning av snabb-kontext-switch-metoden. Även om de TLBs i StrongARM är ganska små och en potentiell flaskhals, vi fann att fördelarna med att dela TLB poster är i allmänhet marginella, och kan bara förväntas vara betydande under mycket restriktiva villkor.
Forskare har visat att användningen av Fast Address-Space Switching (FASS) stöd på StrongARM processor minskar sammanhangsbyte overheads genom en storleksordning REF.
Implementation of fast address-space switching and TLB sharing on the StrongARM processor
{'venue': 'In 8th Asia-Pacific Computer Systems Architecture Conference (ACSAC), Aizu-Wakamatsu City', 'journal': None, 'mag_field_of_study': ['Computer Science']}