Abstract-överhettning har erkänts som ett stort problem vid testning av komplexa system-on-chip integrerade kretsar. Flera lösningar har nyligen föreslagits för att ta itu med detta problem under systemintegrationen. Vi visar dock att dessa metoder inte kan garantera att testtidtabellerna är fria från hotspot eftersom de inte tar hänsyn till den icke-uniforma fördelningen av värmeavledning över die och den fysiska adjacensen hos samtidigt aktiva kärnor. I detta dokument föreslås ett nytt testschema som kan ta fram korta testscheman och samtidigt garantera termisk säkerhet. Två termiskt säkra testschemaläggningsalgoritmer föreslås. Den första algoritmen beräknar ett exakt (kortaste) testschema som garanterat uppfyller en given maximal temperaturbegränsning. Den andra algoritmen är en heuristisk avsedd för komplexa system med ett stort antal inbäddade kärnor, för vilka den exakta termiskt säkra testschemaläggningsalgoritmen kanske inte är möjlig. Baserat på en låg-komplexitet test-session termisk kostnad modell, producerar denna algoritm nästan optimal längd testscheman med betydligt mindre beräkningskraft jämfört med den optimala algoritmen.
Den teknik som föreslås av Rosinger et al. REF beräknar korta termiskt säkra provningsscheman.
Thermal-Safe Test Scheduling for Core-Based System-on-Chip Integrated Circuits
{'venue': 'IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems', 'journal': 'IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems', 'mag_field_of_study': ['Computer Science']}