Vi presenterar en ny, kompilering-tid metod för att bestämma cache prestanda av loop bon i ett program. De cache-miss-frekvenser produceras genom att tillämpa programmets referenssträng av ett loop bo, som bestäms under sammanställning, till en arkitektoniskt parameteriserad cache simulator. De erhållna cachemissfrekvenserna korrelerar väl med loopboets prestanda på faktiska målmaskiner. Vi beskriver också en heuristisk som använder denna metod för att sammanställa tidsoptimering av loopområden i iterationrymdblockering. Resultaten av optimeringen av loopprogrammet presenteras för olika processorarkitekturer, nämligen IBM SP1 RS/6000, SuperSPARC och Intel i860.
I REF W. Kaplow m.fl. presentera en kompilerings-tidsmetod för att bestämma cacheprestandan hos loopboet i ett program och en heuristisk metod som använder denna metod för att sammanställa tidsoptimering av loopområden i iteration-rymdblockering.
Program Optimization Based on Compile-Time Cache Performance Prediction
{'venue': 'Parallel Processing Letters', 'journal': None, 'mag_field_of_study': ['Computer Science']}