Multiprocessor system-on-chip (MPSoC) är en integrerad krets som innehåller flera instruction-set processorer på ett enda chip som implementerar det mesta av funktionaliteten i ett komplext elektroniskt system. En MPSoC-arkitektur är i allmänhet anpassad för ett inbäddat program. En kritisk komponent i denna anpassningsprocess är konfigurationen av minnessystem på chip. Inbäddade system använder i allt högre grad programvarustyrt scrappad-minne (SPM) på grund av dess inneboende fördelar när det gäller område, energi och timing förutsägbarhet jämfört med cache. En applikationsspecifik flexibel partitionering av SPMs online-chipbudget bland processorer är avgörande för prestandaoptimering. Dessutom är planeringen av en applikations uppgifter på processorer och uppdelningen av SPM beroende av varandra, även om dessa steg frikopplas i den traditionella rymdprospekteringsprocessen. I detta arbete designar vi en integrerad uppgiftsmappning, schemaläggning, SPM-partitionering och dataallokeringsteknik baserad på Integer Linear Programmering (ILP) formulering. Vår ILP-formulering utforskar den optimala prestandagränsen och visar att integrerad schemaläggning och SPM-optimering förbättrar prestandan med upp till 80 % för inbyggda applikationer.
I REF föreslås en integrerad uppgiftskarta för ping, schemaläggning, SPM-partitionering och dataallokeringsteknik baserad på ILP.
Integrated scratchpad memory optimization and task scheduling for MPSoC architectures
{'venue': "CASES '06", 'journal': None, 'mag_field_of_study': ['Computer Science']}