SOM DEVICES SPRINK mot nanometerskalan, blir on-chip-anslutningar en kritisk flaskhals för att uppfylla prestanda- och strömförbrukningskraven för chipdesign. Industrin och den akademiska världen erkänner sammanlänkningsproblemet som en viktig konstruktionsbegränsning, och därför har forskare föreslagit paketbaserade on-chip-kommunikationsnät, så kallade nätverk på chips (NoCs), för att ta itu med de utmaningar som ökande sammankopplingskomplexitet innebär. [1][2][3][4][5] NoC-konstruktioner lovar att leverera snabb, tillförlitlig och energieffektiv kommunikation mellan on-chip-komponenter. Eftersom merparten av applikationstrafiken är sprucken i naturen, är paketkopplade nätverk lämpliga för NoCs. 2,4.5 En annan effekt av krympande funktionsstorlek är att strömförsörjningsspänningen och enheten V t minskar, och kablar blir opålitliga eftersom de blir alltmer känsliga för bullerkällor som t.ex. korstalk, kopplingsbuller, mjuka fel och processvariationer. 6 Genom att använda aggressiva spänningsskalningsmetoder för att minska ett systems strömförbrukning ökar systemets känslighet för olika bullerkällor ytterligare. Att tillhandahålla motståndskraft från sådana övergående fördröjningar och logiska fel är avgörande för en korrekt systemdrift. Feldetekterings- eller korrigeringsmekanismer kan skydda systemet från övergående fel som uppstår i delsystemet Kommunikation. Dessa system kan använda end-to-end flödesreglering (nätverksnivå) eller switch-to-switch flödesreglering (länknivå). I ett enkelt system för vidaresändning lägger avsändaren till felkoder (kontrollkoder för likhet eller cyklisk redundans) till de ursprungliga uppgifterna, och mottagaren kontrollerar de mottagna uppgifterna för korrekthet. Om den upptäcker ett fel begär den att avsändaren åter överför uppgifterna. Alternativt kan avsändaren lägga till felkorrigerande koder (t.ex. Hammingkoder) till uppgifterna, och mottagaren kan korrigera fel. Hybridsystem med kombinerad kapacitet för vidaresändning och felkorrigering är också möjliga. Eftersom feldetekterings-/korrigeringskapaciteten, overhead-kapaciteten och prestandan för de olika systemen skiljer sig åt, kräver valet av felåterställningssystem för en applikation att man undersöker kompromisser mellan flera effekt-prestanda-tillförlitlighet. I den här artikeln relaterar vi dessa tre stora konstruktionsbegränsningar för att karakterisera effektiva felåterställningsmekanismer för NoC-designmiljön. Vi undersöker felkontrollmekanismer vid datalänken och nätverksskikten och presenterar systemens arkitektoniska detaljer. Vi undersöker energieffektivitet, felskyddseffektivitet och prestandaeffekter av olika felåterställningsmekanismer. Vårt mål är tvåfaldigt: För det första vill vi identifiera de stora makt overhead frågorna i olika fel återvinning system, så att designers kan skapa effektiva mekanismer för att ta itu med dem. För det andra vill vi ge redaktörens anmärkning: Error resiliency is a must for NoCs, men det får inte medföra onödiga kostnader, särskilt när det gäller energiförbrukning. Här presenterar författarna en auktoritativ diskussion om de kompromisser som ingår i olika system för att återvinna fel, vilket gör det möjligt för formgivarna att fatta optimala beslut. -André Ivanov, University of British Columbia Stanford University Theocharis Theocharides, N. Vijaykrishnan, och Mary Jane Irwin Pennsylvania State University University of Bologna École Polytechnique Fédérale de Lausanne designer med information som kommer att underlätta valet av en lämplig felkontrollmekanism för den riktade ansökan. I praktiken finns olika nätverksarkitekturer (med olika topologier, växla arkitekturer, routing och flödeskontroll) vilket gör det svårt att göra generella kvantitativa jämförelser. Trots detta lägger vi fram en allmän metod för utformning och gör jämförelser av systemen för felåterhämtning på grundval av rimliga antaganden om nätarkitekturen.
Murali REF undersöker olika metoder för felåterställning för NoCs och utvärderar för var och en energi, felskydd och prestandapåverkan.
Analysis of error recovery schemes for networks on chips
{'venue': 'IEEE Design & Test of Computers', 'journal': 'IEEE Design & Test of Computers', 'mag_field_of_study': ['Computer Science']}