Hårdvarudata prefetch är en mycket välkänd teknik för att dölja minneslatenser. Men i ett flerkärnigt system utrustat med en delad Last-Level Cache (LLC), prefetch inducerad av en kärna förbrukar gemensamma resurser såsom delat cacheutrymme och huvudminne bandbredd. Detta kan försämra prestandan hos andra kärnor och till och med den övergripande systemprestandan om inte förspänningsaggressiviteten hos varje kärna kontrolleras från systemsynpunkt. Å andra sidan är LLCs i kommersiella chip multiprocessorer allt oftare organiserade i oberoende banker. I detta bidrag, vi mål för första gången prefetch i en banked LLC organisation och föreslå ABS, en låg kostnad controller med en hill-climbing strategi som kör fristående på varje LLC bank utan att kräva inter-bank kommunikation. Med hjälp av flerprogrammerade SPEC2K6-arbetsbelastningar visar vår analys att mekanismen förbättrar både användarorienterade mätvärden (Harmoniskt medelvärde för hastighetshöjningar med 27 % och rättvisa med 11 %) och systemorienterade mätvärden (Viktig hastighetshöjning ökar med 22 % och Minnesbandbreddsförbrukning minskar med 14 %) över ett åttakärnigt baslinjesystem som använder aggressiv sekventiell förspänning med fast grad. Liknande slutsatser kan dras genom att variera antalet kärnor eller LLC-storleken, när parallella applikationer körs, eller när andra förmonterade motorer styrs.
Albericio m.fl.'s ABS REF är en prefetcher aggressivitet controller för multi-ported multi-banked LLC, där varje LLC bank har en hårdvara prefetcher.
ABS: A low-cost adaptive controller for prefetching in a banked shared last-level cache
{'venue': 'TACO', 'journal': None, 'mag_field_of_study': ['Computer Science']}