Videokodning (HEVC) standard har mycket hög beräknings komplexitet. I detta dokument föreslås ett effektivt FPGA-genomförande av HEVC intraprediktion för 4x4, 8x8, 16x16 och 32x32 vinkelprediktionslägen. I det föreslagna genomförandet av FPGA genomförs en ekvation för intravinkelprognoser med hjälp av ett DSP-block i FPGA. Den föreslagna FPGA genomförande, i värsta fall, kan bearbeta 55 Full HD (1920x1080) videoramar per sekund. Det har upp till 34,66 % lägre energiförbrukning än det ursprungliga genomförandet av HEVC intra förutsägelse. Den kan därför användas i bärbara konsumentelektronikprodukter som kräver en HEVC-kodare i realtid.
En minskning av energiförbrukningen med 34,66 % jämfört med den ursprungliga HEVC intra förutsägelsen rapporteras i REF.
An efficient FPGA implementation of HEVC intra prediction
{'venue': '2018 IEEE International Conference on Consumer Electronics (ICCE)', 'journal': '2018 IEEE International Conference on Consumer Electronics (ICCE)', 'mag_field_of_study': ['Computer Science']}