Abstract-omkonfigurerbara FPGA-baserade system-på-Chip (SoC) arkitekturer blir alltmer den föredragna lösningen för att implementera moderna inbyggda system, på grund av deras flexibla natur. Men på grund av den enorma mängd hårdvaruresurser som finns i dessa system, krävs nya designmetoder och verktyg för att minska deras design komplexitet. I detta dokument presenterar vi en undersökande analys för specifikation av dessa system, samtidigt som UML MARTE (Modellering och analys av realtid och inbyggda system) profil. Våra bidrag gör det möjligt för oss att modellera finkorniga omkonfigurerbara FPGA-baserade SoC-arkitekturer samtidigt som vi utökar profilen för att integrera nya funktioner som Partial Dynamic Reconfiguration som stöds av dessa moderna system. Slutligen presenterar vi de nuvarande begränsningarna i MARTE-profilen och ställer några öppna frågor om hur dessa högnivåmodeller effektivt kan användas som underlag för kommersiella FPGA-simulerings- och syntesverktyg. Lösningar på dessa frågor kan bidra till att skapa ett designflöde från högnivåmodeller till syntes, placering och utförande av dessa omkonfigurerbara SoCs.
I REF har författare dragit nytta av MARTE till modeller omkonfigurerbara arkitekturer såsom FPGAs-baserade System-on-Chip (SOC).
Modeling Reconfigurable Systems-on-Chips with UML MARTE Profile: An Exploratory Analysis
{'venue': '2010 13th Euromicro Conference on Digital System Design: Architectures, Methods and Tools', 'journal': '2010 13th Euromicro Conference on Digital System Design: Architectures, Methods and Tools', 'mag_field_of_study': ['Computer Science']}