I detta dokument föreslås ett kombinerat statiskt och dynamiskt system för att optimera blockplaceringen för uthållighet och energieffektivitet i en hybrid SRAM- och STT-RAM-cache. Med det föreslagna systemet, STT-RAM uthållighet maximeras medan prestanda upprätthålls. Vi använder kompilatorn för att ge statiska tips för att styra den första dataplaceringen, och använda hårdvaran för att korrigera tipsen baserat på körtidens cachebeteende. Experimentella resultat visar att det kombinerade systemet förbättrar uthålligheten med 23.9x och 5.9x jämfört med rena statiska och rena dynamiska optimeringar. Dessutom kan systemenergin minskas med 17% jämfört med ren dynamisk optimering genom att minimera STT-RAM skriver.
REF utvecklar ett kompilatorpass som ger dataplacering tips för att minska STT-RAM skrivfrekvensen på en anpassad hårdvara som kan korrigera kompilatorn tips baserat på runtime cache beteende.
Static and dynamic co-optimizations for blocks mapping in hybrid caches
{'venue': "ISLPED '12", 'journal': None, 'mag_field_of_study': ['Computer Science']}