Simulering är ofta det enda praktiska sättet att testa arkitektoniska idéer och bedöma systemets prestanda. Simulatorer ger flexibilitet att ändra och analysera inverkan av olika arkitektoniska parametrar och komponenter samt möjliggöra mer detaljerad statistik insamling än verklig hårdvara. Dessa fördelar gör simulering användbar även för projekt som så småningom kommer att genomföra hårdvara. Före 1994, de flesta akademiska delade minnes multiprocessor studier ignorerade till stor del processorn modellen, fokuserar istället på minnet systemet som den viktigaste prestanda flaskhals. Dessa studier antog en förenklad processormodell baserad på i-order utgåva, blockera läsningar, och ingen spekulation. Men i början av 1990-talet såg flera meddelanden av kommersiella delade minnessystem med hjälp av processorer som aggressivt utnyttjade undervisningsnivå parallellism (ILP) såsom MIPS R10000, Hewlett-Packard PA8000, och Intel Pentium Pro. Dessa processorer hade potential att minska minnesavläsningsbås genom överlappande läslatens med andra operationer, eventuellt ändra karaktären av flaskhalsar i systemet. Eftersom det inte fanns några delade ILP-system eller simulatorer på den tiden, konstruerade vi Rsim-originellt en akronym för Rice-simulator för ILP-multiprocessorer för att studera sådana system. Två stora frågor vägledde våra insatser: • Har processorn mikroarkitekturen inflytande på delad prestanda och design i den utsträckning som den motiverar sina detaljerade modelleringskostnader och tillhörande prestandakostnader i en delad minnessimulator? • Med enkla processorbaserade simulatorer som redan tar lång tid att köra, skulle vi kunna bygga en sådan detaljerad simulator tillräckligt effektivt för att utföra substantiella arkitekturstudier i rimlig tid? Vår erfarenhet av Rsim visar att modellering av ILP-funktioner är viktigt även i system med delade multiprocessorer. I synnerhet nuvarande enkla processorbaserade approximationer kan inte modellera betydande prestandaeffekter för tillämpningar som uppvisar parallella läsfel. Dessutom nyligen delade-minne design-till exempel aggressiva implementationer av sekventiell konsistens 1 -direkt använda aggressiva ILP-förbättrande funktioner moderna processorer som enkla processorer-baserade simulatorer inte modell. Vi har också visat att betydande multiprocessorstudier kan utföras med den aktuella hastigheten på ILP-simulatorer. Att förbättra deras hastighet är dock avgörande för den framtida arbetsbördan. Vår Rsim är en allmänt tillgänglig arkitektursimulator för delade minnessystem byggda från processorer som aggressivt utnyttjar parallellism på undervisningsnivå. Modellering av ILP-funktioner i en multiprocessor är särskilt viktigt för tillämpningar som uppvisar parallellism bland läsfel.
RSim är en simulator för instruction-level parallellism (ILP) multiprocessorer med stöd för ccNUMA arkitekturer med en invalidering-baserad katalog karterade sammanhållen protokoll REF.
Rsim : Simulating Shared-Memory Multiprocessors with ILP Processors
{'venue': 'IEEE Computer', 'journal': 'IEEE Computer', 'mag_field_of_study': ['Computer Science']}