Datorsystem med virtuellt minne är mottagliga för att designa fel och driftfel i sina adressöversättningssystem (AT). Att upptäcka fel och fel kräver en tydlig specifikation av korrekt beteende. För att tillgodose detta behov utvecklar vi en ram för ATaware memory consistent-modeller. Vi utökar och delar upp minneskonsistensen i den fysiska adressminneskonsistensen (PAMC) modell som definierar beteendet hos operationer på fysiska adresser och den virtuella adressminneskonsistensen (VAMC) modell som definierar beteendet hos operationer på virtuella adresser. Som en del av denna expansion visar vi vilka AT-funktioner som krävs för att överbrygga klyftan mellan PAMC och VAMC. Baserat på våra AT-medvetna specifikationer för minneskonsistens utformar vi effektiv dynamisk verifieringshårdvara som kan upptäcka brott mot VAMC och därmed upptäcka effekterna av fel i konstruktionen och fel i körtiden, inklusive de flesta AT-relaterade fel i publicerade errata.
I synnerhet Romanescu et al. REF fokuserar på att upptäcka adressöversättning (AT) relaterade fel med hjälp av sina AT-medvetna MCM-specifikationer.
Specifying and dynamically verifying address translation-aware memory consistency
{'venue': 'ASPLOS XV', 'journal': None, 'mag_field_of_study': ['Computer Science']}