Framsteg inom halvledarteknik har placerat MPSoCs centrumstadium som en standardarkitektur för inbyggda applikationer med ständigt ökande komplexitet. På grund av begränsningar i realtid, program är vanligtvis statiskt parallelliserade och schemalagda på målet MPSoC för att få förutsägbara värsta-fall prestanda. Både teknikskalningstrender och resurskonkurrens mellan tillämpningar har dock lett till variationer i tillgången på resurser under genomförandet, vilket ifrågasätter den dynamiska livskraften hos de initiala statiska schemana. För att eliminera detta problem föreslår vi i detta dokument att statiskt generera ett kompakt schema med förutsägbara svar på olika resurstillgänglighet begränsningar. Sådana scheman genereras genom att man håller fast vid en ny bandstruktur, som dynamiskt kan ge upphov till en regelbunden omfördelning vid resursvariationer. Genom att införliva flera mjuka begränsningar i den ursprungliga schemaläggning heuristiska, den föreslagna tekniken kan dessutom utnyttja den inneboende timing slack mellan beroende uppgifter och därmed behålla den rumsliga och timliga lokaliteten i det ursprungliga schemat. Effektiviteten av den föreslagna tekniken bekräftas genom att den införlivas i en allmänt antagen lista schemaläggning heuristisk, och experimentellt kontrollera den i samband med en enda processor deallocations.
Yang m.fl. I REF föreslås ett tillvägagångssätt för att generera scheman med förutsägbar respons på fel.
Predictable execution adaptivity through embedding dynamic reconfigurability into static MPSoC schedules
{'venue': "CODES+ISSS '07", 'journal': None, 'mag_field_of_study': ['Computer Science']}