I detta dokument studerar vi problemet med teknikkartläggning för en ny FPGA-arkitektur som bygger på k-input single-output PLA-liknande celler, eller k/m-makroceller. Varje cell i denna arkitektur kan implementera en enda utdatafunktion på upp till k ingångar och upp till m produkttermer. Vi utvecklar en mycket effektiv teknikkartläggningsalgoritm, k m flöde, för denna nya typ av arkitektur. Experimentresultaten visar att vår algoritm kan uppnå djupoptimalitet i praktiskt taget alla fall. Dessutom har det visat sig att de k/m-makrocellbaserade FPGA är praktiskt taget likvärdiga med de traditionella k-LUT-baserade FPGA med endast ett relativt litet antal produkttermer (m~+3). Vi undersöker också den totala arean och fördröjningen av k/m-makrocellbaserade FPGA på olika riktmärken för att jämföra den med vanliga 4-LUT-baserade FPGA. Det experimentella resultatet visar att k/m-makrocellbaserade FPGA kan överträffa 4-LUT-baserade FPGA både vad gäller fördröjning och area efter placering och routing av VPR.
I REF presenterades en teknikkartläggningsalgoritm för enheter med -inmatning makroceller med en utgång.
Technology mapping for k/m-macrocell based FPGAs
{'venue': "FPGA '00", 'journal': None, 'mag_field_of_study': ['Computer Science']}