Abstract-A höghastighets analog VLSI bild förvärv och låg nivå bildbehandling system presenteras. Arkitekturen för chipet är baserad på en dynamisk omkonfigurerbar SIMD-processor array. Chipet har en massivt parallell arkitektur som gör det möjligt att beräkna programmerbar maskbaserad bildbehandling i varje pixel. Extraktion av rumsliga gradienter och konvolutioner såsom Sobel operatörer genomförs på kretsen. Varje pixel innehåller en fotodiod, en förstärkare, två lagringskondensatorer och en analog aritmetisk enhet baserad på en fyrkantig multiplikatorarkitektur. En 64 × 64 pixel proofof-concept chip tillverkades i en 0,35 μm standard CMOS-process, med en pixelstorlek på 35 μm × 35 μm. En särskild inbäddad plattform med FPGA och ADC har också utformats för att utvärdera visionschippet. Chipet kan fånga råa bilder upp till 10 000 bilder per sekund och kör en bildbehandling på låg nivå med en bildfrekvens på 2 000 till 5 000 bilder per sekund.
En dynamisk omkonfigurerbar SIMD-processor array beskrivs också i REF.
An SIMD Programmable Vision Chip with High-Speed Focal Plane Image Processing
{'venue': None, 'journal': 'EURASIP Journal on Embedded Systems', 'mag_field_of_study': ['Computer Science']}