Abstract-This paper presents an FPGA emulation-based Fast Network on Chip (NoC) prototyping framework, kallad Dynamic Reconfigurerable NoC (DRNoC) Emulation Platform. Den huvudsakliga, särskiljande, karakteristiska för detta tillvägagångssätt är att design prospektering inte kräver återsyntes, påskyndar processen. För detta ändamål har kapacitet för partiell omkonfigurering av vissa toppmoderna FPGA utvecklats och tillämpats. I dokumentet beskrivs alla byggelement i den föreslagna lösningen: den använda partiella omkonfigureringsmetoden, själva ramverket för rymdprospektering och mätsystemet för data. Resultat och användningsfall visas.
En FPGA emuleringsbaserad NoC-prototyping ram presenteras, där det huvudsakliga målet är att påskynda syntesprocessen genom partiell omkonfigurering av hårda kärnor REF.
A Fast Emulation-Based NoC Prototyping Framework
{'venue': '2008 International Conference on Reconfigurable Computing and FPGAs', 'journal': '2008 International Conference on Reconfigurable Computing and FPGAs', 'mag_field_of_study': ['Computer Science']}