Sammanfattning — Exceptioner har traditionellt använts för att hantera sällan förekommande och oförutsägbara händelser under normalt programgenomförande. Nuvarande trender inom mikroprocessor- och operativsystemsdesign fortsätter att öka kostnaden för händelsehantering. På grund av de djupa rörledningarna och de omfattande superskalararkitekturerna hos dagens mikroprocessorer kan en händelse behöva upphäva ett stort antal instruktioner under flygningen. Stora registerfiler kräver befintliga programvarusystem för att spara och återställa en betydande mängd processtillstånd innan du utför en undantagshanterare. Samtidigt utför processorer i miljöer som levererar högre händelsefrekvenser och kräver högre prestanda. Vi har utvecklat en alternativ arkitektur, Concurrent Event Handling, som inkluderar multithreading i händelsehanteringsarkitekturer. I stället för att hantera händelsen i den förslitande trådens arkitektoniska register och rörledningsregister, förs felhanteraren in i sitt eget gängspår och körs samtidigt med den förslitande tråden. Microbenchmark program visar en faktor av 3 speedup för samtidig händelsehantering över en traditionell arkitektur på kod som tar frekventa undantag. Vi visar också betydande hastigheter på två event-baserade applikationer. Konkurrent händelsehantering genomförs i MIT Multi-ALU Processor (MAP) chip.
Keckler m.fl. REF presenterar en alternativ arkitektur för SMT-processorer, samtidig händelsehantering, som innehåller multitrådning i händelsehanteringsarkitekturer.
Concurrent Event Handling through Multithreading
{'venue': 'IEEE Transactions on Computers', 'journal': None, 'mag_field_of_study': ['Computer Science']}