Abstract-Negativ förvrängningstemperaturinstabilitet (NBTI) påverkar avsevärt nanoskalans integrerade kretsprestanda och tillförlitlighet. Nedbrytningen i tröskelspänning (V th ) på grund av NBTI påverkas ytterligare av det initiala värdet av V th från tillverkningsinducerad processvariation (PV). Det är möjligt att ta itu med dessa utmaningar i inbyggda FPGA-konstruktioner, eftersom FPGA-omkonfigurering kan utnyttjas för att mäta den exakta tidsnedbrytningen av en FPGA på grund av NBTI:s och PV:s gemensamma effekt vid drift med låga omkostnader. Den insamlade informationen kan sedan användas för att förbättra prestandan och tillförlitligheten i FPGA-konstruktioner utan att rikta in sig på det pessimistiska värsta fallet. I detta dokument presenterar vi gemensamma NBTI/PV-medvetna placeringstekniker för FPGA, inklusive NBTI/PV-medveten timinganalys, regionbaserad fördröjningsuppskattning och ett nytt förfarande för flytta-acceptans. För att utvärdera de föreslagna teknikerna kombinerar vi PV-mätningar från 15 Xilinx Virtex-II Pro FPGAs med en modell av NBTI. De föreslagna teknikerna minskar effekten av NBTI/PV med mer än 60 % för över 60 % av de 15 FPGA-chips som används i experimenten, med en typisk drifttid på 1,4–1,8X. Den fristående flytta-acceptans proceduren ger också goda resultat med försumbar drifttid overhead, vilket gör den lämplig för online FPGA sammanställning och optimeringsflöden. Negativ skev temperaturinstabilitet (NBTI) är en ledande tillförlitlighetsutmaning på nanonivå som orsakar nedbrytning i tröskeln spänning (V th ) för en PMOS transistor, vilket gradvis ökar fördröjningen. NBTI uppstår när en PMOS transistor är stressad under höga temperaturer med V gs = −V dd, orsakar hög oxid elektriska fält (E ox ); denna stress orsakar vissa Si-H band på Si-SiO 2 gränssnitt för att bryta, lämnar oparade valence elektron i Si atomer. Dessa trasiga band kallas gränssnittsfällor. Förekomsten av sådana fällor ökar det absoluta värdet av V th i PMOS transistorer. NBTI-nedbrytningen påverkas ytterligare av det ursprungliga värdet av V th som kan avvika från det nominella värdet på grund av processvariation (PV). Det ursprungliga värdet av V th bestämmer mängden E ox ; ju mindre dess ursprungliga värde, desto högre E ox, vilket ökar NBTI nedbrytning. Den gemensamma NBTI/PV-effekten, dvs. kombinationen av initial V th och den förväntade nedbrytningen på grund av NBTI, visar dock att variationen i V th alltid är den dominerande faktorn, vilket innebär att transistorer med mindre initial V th kommer att ha mindre V th även efter NBTI nedbrytning.Variationer i V th förväntas öka ytterligare enligt ITRS [1]. Det blir allt viktigare att ta itu med den gemensamma NBTI/PV-effekten. FPGA:s regelbundna struktur och deras omkonfigurerbarhet kan utnyttjas för att mäta den gemensamma effekten av PV och NBTI på drifttid. Resultaten kan användas för att optimera kretsplacering och routing med medvetenhet om NBTI- och PV-effekter för att förbättra
I REF presenteras en NBTI/PV-medveten placeringsteknik för att förbättra prestandan och tillförlitligheten hos FPGA-konstruktioner.
Reliability- and process variation-aware placement for FPGAs
{'venue': "DATE '10", 'journal': None, 'mag_field_of_study': ['Computer Science']}