Behovet av att noggrant schemalägga minnesoperationer har ökat i takt med att minnesprestandan blivit allt viktigare för systemets övergripande prestanda. Denna artikel beskriver den adaptive history-baserade (AHB) schemaläggaren, som använder historien om nyligen schemalagda operationer för att ge tre konceptuella fördelar: (1) det tillåter schemaläggaren att bättre resonera om förseningarna i samband med sina schemaläggningsbeslut, (2) det ger en mekanism för att kombinera flera begränsningar, vilket är viktigt för allt mer komplexa DRAM strukturer, och (3) det tillåter schemaläggaren att välja operationer så att de matchar programmets blandning av Reads och Writes, och därigenom undvika vissa flaskhalsar inom minnesregulatorn. Vi har tidigare utvärderat denna schemaläggare i samband med IBM Power5. Jämfört med den senaste tekniken förbättrar denna schemaläggare prestandan med 15,6 %, 9,9 % respektive 7,6 % för Stream, NAS respektive kommersiella riktmärken. Denna artikel utökar vår förståelse av AHB schemaläggaren på en mängd olika sätt. Om vi ser bakåt beskriver vi schemaläggaren i samband med tidigare arbete som uteslutande fokuserar på att undvika bankkonflikter, och vi visar att AHB schemaläggaren är överlägsen IBM Power5, som vi hävdar kommer att vara representativ för framtida mikroprocessorminnesregulatorer. Ser framåt, utvärderar vi denna schemaläggare i samband med framtida system genom att variera ett antal mikroarchitecturala funktioner och hårdvaruparametrar. Till exempel visar vi att nyttan med denna schemaläggare ökar när vi flyttar till flertrådiga miljöer.
Minnesschemaläggaren som föreslås i REF antar den adaptiva historikbaserade algoritmen.
Memory scheduling for modern microprocessors
{'venue': 'TOCS', 'journal': None, 'mag_field_of_study': ['Computer Science']}