I detta dokument föreslås en låg hårdvaruförbrukningsdesign av elliptisk kurvkryptografi (ECC) över GF(p) i inbyggda applikationer. Den additionsbaserade arkitekturen utforskas för att minska hårdvaruförbrukningen av att utföra skalära multiplikation (SM). Interleaved Modular Multiplikation Algoritm och Binary Modular Inversion Algoritm förbättras och implementeras med två full-word adder enheter. De fullständiga registerenheterna för datalagring är också optimerade. Designen är baserad på två full-word adder enheter och tolv full-word register enheter pipeline struktur och genomfördes på Xilinx Virtex-4 plattform. Design Compiler används för att syntetisera den föreslagna arkitekturen med 0,13 μm CMOS standard cellbibliotek. För 160, 192, 224, 256 fältordning, den föreslagna arkitekturen förbrukar 5595, 7080, 8423, 9370 skivor, respektive, och sparar 17.58-54.93% skiva resurser på FPGA-plattform jämfört med andra designarkitekturer. Det syntetiserade resultatet använder 35.43 k, 43.37 k, 50.38 k, 57.05 k gate area och sparar 52.56-91.34% i fråga om grindräkning i jämförelse. Konstruktionen tar 2,56 och 4,07 ms för att utföra SM-drift över olika fältordningar under 150 MHz-frekvens. Den föreslagna arkitekturen är säker från enkel effektanalys (SPA). Därför är det ett bra val för inbyggda applikationer.
Hu m.fl. REF föreslog en låg maskinvaruförbrukning ECC arkitektur över GF(p) i inbyggda applikationer, som är säker från enkel effektanalys (SPA) attacker.
A Low Hardware Consumption Elliptic Curve Cryptographic Architecture over GF(p) in Embedded Application
{'venue': None, 'journal': 'Electronics', 'mag_field_of_study': ['Engineering']}