Abstract-Den första delen av detta dokument beskriver två runtime mekanismer för att minska läckageströmmen i en CMOS krets. I båda fallen antas det att systemet eller miljön producerar en "sömnsignal" som kan användas för att indikera att kretsen befinner sig i standbyläge. I den första metoden används "sömnsignalen" för att skifta in en ny uppsättning externa ingångar och förvalda interna signaler in i kretsen med målet att ställa in logikvärdena för alla interna signaler för att minimera den totala läckageströmmen i kretsen. Denna minimering är möjlig eftersom läckageströmmen hos en CMOS-port är starkt beroende av den ingångskombination som tillämpas på dess ingångar. I den andra metoden, nMOS och pMOS transistorer läggs till några av portarna i kretsen för att öka kontrollen av de interna signalerna i kretsen och minska läckage ström av grindarna med hjälp av "stack effekt". Detta görs dock noggrant så att minsta läckage uppnås med förbehåll för en fördröjningsrestriktion för alla input-output-vägar i kretsen. I båda fallen används Boolesk tillfredsställelse för att formulera problemen, som sedan löses genom att anlita en mycket effektiv SAT-lösare. Experimentella resultat på kombinationskretsarna i MCNC91-riktmärket visar att det är möjligt att minska läckageströmmen i kombinationskretsar med i genomsnitt 25 % med endast 5 % förseningspåföljd. I den andra delen av detta papper presenteras en konstruktionsteknik för att tillämpa minsta läckageingång på en sekventiell krets. Den föreslagna metoden använder de inbyggda avsökningskedjorna i en VLSI-krets för att driva den med minsta läckagevektor när den går in i viloläget. Användningen av dessa avsökningsregister eliminerar arean och fördröjningen overhead av den extra kretsen som annars skulle behövas för att tillämpa den minsta läckagevektorn på kretsen. Experimentella resultat på de sekventiella kretsarna i MCNC91-riktmärkesdräkten visar att det är möjligt att minska läckaget med i genomsnitt 25 % med praktiskt taget inga dröjsmålspåföljder genom att använda den föreslagna metoden. Index Terms-läcka strömstyrning, låg effekt design, minsta läckage vektor, skanning kedja, VLSI kretsar.
Läckageminimering med hjälp av IV C är en populär teknik för på grund av sitt starka beroende av ingångsvektor staten REF.
Leakage current reduction in CMOS VLSI circuits by input vector control
{'venue': 'IEEE Transactions on Very Large Scale Integration (VLSI) Systems', 'journal': 'IEEE Transactions on Very Large Scale Integration (VLSI) Systems', 'mag_field_of_study': ['Computer Science']}