FPGA-tekniken har i stor utsträckning använts för att upptäcka intrång i nätverk i realtid. I detta dokument presenteras en ny paketklassificeringsarkitektur kallad BV-TCAM, som genomförs för ett FPGA-baserat nätverksintrusionsdetektionssystem (NIDS). Klassifieraren kan rapportera flera matcher på gigabit per sekund nätverkslänk priser. BV-TCAM-arkitekturen kombinerar Ternary Content Addressable Memory (TCAM) och Bit Vector (BV) algoritmen för att effektivt komprimera data representationer och öka genomströmningen. En tree-bitmap implementation av BV algoritmen används för käll- och destinationsport uppslagning medan en TCAM utför uppslagning av de andra huvudfälten, som kan representeras som ett prefix eller exakt värde. Arkitekturen eliminerar kravet på prefixexpansion av portområden. Med hjälp av en liten inbäddad TCAM kan paketklassificeringen genomföras i en relativt liten del av den tillgängliga logiken i en FPGA. Designen är prototyperad och utvärderas i en Xilinx FPGA XCV2000E på FPX-plattformen. Även med den svåraste uppsättningen regler och paketingångar, kretsen är tillräckligt snabb för att upprätthålla OC48 trafik genomströmning. Med större och snabbare FPGA kan systemet arbeta med hastigheter större än OC192.
Figur 1 visar den grundläggande strukturen för TCAM Song och Longwood gav förlängningen till TCAM, en arkitektur som kallas BV-TCAM REF som kombinerar TCAM och bitvektoralgoritm för att effektivt komprimera datarepresentationen och öka systemets genomströmning.
Efficient packet classification for network intrusion detection using FPGA
{'venue': "FPGA '05", 'journal': None, 'mag_field_of_study': ['Computer Science']}