Abstract-Memory controller design är utmanande eftersom realtid inbyggda system har en ökande mångfald av realtid och icke-realtids applikationer med varierande transaktionsstorlekar. För att uppfylla kraven i applikationerna måste snäva gränser för minnestransaktionernas värsta utförandetid (WCET) ges till realtidstillämpningar, medan den lägsta möjliga genomsnittliga verkställighetstiden måste ges till resten. Befintliga realtidsminnesregulatorer kan inte effektivt uppnå detta mål eftersom de antingen band WCET genom att offra den genomsnittliga exekveringstiden, eller inte är skalbara för att direkt stödja variabla transaktionsstorlekar, eller båda. I detta dokument föreslår vi att vi använder dynamisk kommandoplanering, som effektivt kan hantera transaktioner med varierande storlek. De tre viktigaste bidragen i detta dokument är: 1) en back-end arkitektur för en realtidsminne controller med en dynamisk kommando schemaläggning algoritm, 2) en formalisering av tidpunkterna för minnestransaktioner för den föreslagna arkitekturen och algoritmen, och 3) två tekniker för att binda WCET transaktioner med både fasta och varierande storlekar, respektive. Vi utvärderar experimentellt den föreslagna minneskontrollen och jämför både de värsta och genomsnittliga transaktionstiderna med en toppmodern semistatisk metod. Resultaten visar att dynamisk kommandoplanering överträffar det semistatiska tillvägagångssättet med 33,4 % i genomsnitt och presterar minst lika bra i värsta fall. Vi visar också att WCET är tight för transaktioner med fasta respektive varierande storlekar.
Arbetet i REF föreslår en schemaläggningsmetod för DRAM-kommandon för att effektivt stödja varierande transaktionsstorlekar samtidigt som WCET-garantier tillhandahålls.
Dynamic Command Scheduling for Real-Time Memory Controllers
{'venue': '2014 26th Euromicro Conference on Real-Time Systems', 'journal': '2014 26th Euromicro Conference on Real-Time Systems', 'mag_field_of_study': ['Computer Science']}