Abstract-I detta papper, en ny höghastighets elliptiska kurv kryptografi (ECC) processor implementation för punkt multiplikation (PM) på fältprogrammerbar grind array (FPGA) föreslås. En ny segmenterad pipelined full precision multiplikator används för att minska latency, och Lopez-Dahab Montgomery PM algoritm modifieras för noggrann schemaläggning för att undvika databeroende vilket resulterar i en drastisk minskning av antalet klockcykler (CCs) krävs. Den föreslagna ECC-arkitekturen har implementerats på Xilinx FPGAs Virtex4, Virtex5 och Virtex7 familjer. Såvitt vi vet visar vår en- och tremultiplikatorbaserade design den snabbaste prestandan hittills jämfört med rapporterade verk individuellt. Vår enmultiplikatorbaserade ECC-processor uppnår också den högsta rapporterade hastigheten tillsammans med den bästa rapporterade områdesprestandan på Virtex4 (5,32 μs vid 210 MHz), på Virtex5 (4,91 μs vid 228 MHz) och på den mer avancerade Virtex7 (3,18 μs vid 352 MHz). Slutligen är den föreslagna tremultiplikatorbaserade ECC-implementationen det första arbetet med att rapportera det lägsta antalet CC och den snabbaste ECC-processordesignen på FPGA (450 CC för att få 2,83 μs på Virtex7). Index Terms-Field-programmerbar grind array (FPGA), höghastighets elliptisk kurva kryptografi (ECC), låg latens, rörledning bit-parallell multiplikator, punkt multiplikation (PM).
Dessutom föreslås två punkters multiplikationsarkitekturer i REF med fyrdimensionella fullprecisionsmultiplikatorer.
High-Speed and Low-Latency ECC Processor Implementation Over GF( $2^{m})$ on FPGA
{'venue': 'IEEE Transactions on Very Large Scale Integration (VLSI) Systems', 'journal': 'IEEE Transactions on Very Large Scale Integration (VLSI) Systems', 'mag_field_of_study': ['Computer Science']}