Tredimensionella integrerade kretsar är ett lovande tillvägagångssätt för att hantera de integrationsutmaningar som nuvarande system på Chips (SoCs) står inför. Att utforma ett effektivt nätverk på Chip (NoC) för en 3D SoC som inte bara uppfyller kraven för applikationens prestanda, utan också de begränsningar som 3D-tekniken medför, är en stor utmaning. I detta arbete presenterar vi ett designverktyg, SunFloor 3D, för att syntetisera applikationsspecifika 3D NoCs. Det föreslagna verktyget bestämmer den bästa NoC-topologin för applikationen, hittar sökvägar för kommunikationsflödena, tilldelar nätverkskomponenterna på 3D-skikten och utför en placering av dem i varje lager. Vi utför experiment på flera SoC-riktmärken och presenterar en jämförande studie mellan 3D och 2D NoC-design. Våra studier visar på stora förbättringar av sammanlänkningskraftförbrukningen (i genomsnitt 38 %) och fördröjningen (i genomsnitt 13 %) för 3D NoC jämfört med motsvarande 2D genomförande. Våra studier visar också att de syntetiserade topologierna resulterar i stor makt (i genomsnitt 54 %) och fördröjningsbesparingar (i genomsnitt 21 %) jämfört med vanliga topologier.
Seiculescu m.fl. REF föreslog ett designverktyg för att syntetisera applikationsspecifik 3-D NoC-topologi, som tilldelar nätverkskomponenterna på 3-D-nivåerna och utför en placering av dem i varje nivå, samtidigt som man beaktar effekt- och latenskostnaden.
SunFloor 3D: A tool for Networks On Chip topology synthesis for 3D systems on chips
{'venue': '2009 Design, Automation & Test in Europe Conference & Exhibition', 'journal': '2009 Design, Automation & Test in Europe Conference & Exhibition', 'mag_field_of_study': ['Computer Science']}