Abstract-Med den ökande komplexiteten i konsumentinbäddade produkter och förbättringar i processteknik, Multi-Processor System-On-Chip (MPSoC) arkitekturer har blivit utbredd. Dessa nya system är mycket komplexa att designa eftersom de måste köra flera komplexa realtidsapplikationer (t.ex. Videobehandling, eller videospel), samtidigt som flera ytterligare konstruktionsbegränsningar uppfylls (t.ex. energiförbrukning eller tidsåtgång till marknaden). Mekanismer för att effektivt utforska olika möjliga HW-SW-designinteraktioner i kompletta MPSoC-system är därför i stort behov. I detta dokument presenterar vi ett nytt FPGA-baserat emuleringsramverk som gör det möjligt för designers att snabbt utforska ett stort utbud av MPSoC-designalternativ på cykelnoggrannhetsnivå. Våra resultat visar att det föreslagna ramverket kan extrahera ett antal kritisk statistik från bearbetning av kärnor, minne och sammankopplingssystem, med en hastighetsökning på tre storleksordningar jämfört med cykelaccurate MPSoC simulatorer.
I REF Del Valle et al presentera en FPGA-baserad emuleringsram för multiprocessorsystem-on-chip (MPSoC) arkitekturer.
A Complete Multi-Processor System-on-Chip FPGA-Based Emulation Framework
{'venue': '2006 IFIP International Conference on Very Large Scale Integration', 'journal': '2006 IFIP International Conference on Very Large Scale Integration', 'mag_field_of_study': ['Engineering', 'Computer Science']}