Simulering och verifiering med elektroniska designautomationsverktyg (EDA) är viktiga steg i konstruktionsprocessen för kommunikations- och signalbehandlingssystem. Modellen för synkront dataflöde (SDF) används i stor utsträckning i EDA-verktyg för systemmodellering och simulering inom kommunikations- och signalbehandlingsdomänerna. Beteende representationer av praktiska trådlösa kommunikationssystem resulterar vanligtvis i kritiska SDF grafer - de består av hundratals komponenter (eller mer) och omfattar komplexa interkomponentanslutningar med mycket multirate relationer (dvs. med stora variationer i genomsnittliga hastigheter för dataöverföring eller komponent utförande över olika delsystem). Simulering av sådana system med konventionella SDF-schemaläggningsmetoder leder i allmänhet till oacceptabla krav på simuleringstid och minne på moderna arbetsstationer och avancerade datorer. I detta papper presenterar vi en ny simuleringsorienterad SDF schemaläggare (SOS) som strategiskt integrerar flera tekniker för graf sönderdelning och SDF schemaläggning för att ge effektiv, gemensam minimering av tid och minne krav för att simulera storskaliga och kraftigt multirate SDF grafer. Vi har implementerat SOS schemaläggaren i Advanced Design System (ADS) från Agilent Technologies. Våra resultat från denna implementering visar på stora förbättringar i simuleringen av verkliga trådlösa kommunikationssystem (t.ex. 3GPP, Bluetooth, 802.16e, CDMA 2000, och XM-radio).
Vi har utvecklat SimulationOriented Scheduler (SOS) i REF som integrerar flera tekniker för graf sönderdelning och SDF schemaläggning för att ge effektiv, gemensam minimering av tid och minne krav för att simulera mycket multirate SDF grafer.
Efficient simulation of critical synchronous dataflow graphs
{'venue': "DAC '06", 'journal': None, 'mag_field_of_study': ['Computer Science']}