Vi presenterar en kompilator som tar hög nivå signal och bildbehandling alguritmer beskrivs i MATUB und genererar en optimerad hårdvara, för en FPGA med extern memury. Vi föreslår en precision unulyse ulgoritm tu bestämma det minsta antalet bitar som krävs av ett heltal variabel och en kombinerad precision och felanalys algoritm för att härleda det minsta antalet bitar som krävs av flytande punktvariabel. Våra resultat visar att våra algoritmer i genomsnitt genererar hårdvara som kräver u Jucmr på 5 mindre FPGA resurser i termer av konfigurerbara Logic Blocks (CLBs) förbrukas jämfört med hårdvara som genereras utan dessa uprimizations. Vi visar att vår analys resulterar i minskningen av storleken pålookup bord pälsfunktioner som synd, cos, sqrt, exp etc. Vår precision unalyse ulso gör det möjligt för oss att packa olika matriselement i en enda minnesplats tu minska antalet cfexterna minnesåtkomster. Vi visar att en sådan teknik förbättrar prestandan uf den genererade hårdvaran genom un overage på 35%.
Nayak m.fl. i REF presenterade en kompilator som tar högnivåsignalbehandlingsalgoritmer beskrivna i MATLAB och genererar optimerad hårdvara.
Precision and error analysis of MATLAB applications during automated hardware synthesis for FPGAs
{'venue': 'Proceedings Design, Automation and Test in Europe. Conference and Exhibition 2001', 'journal': 'Proceedings Design, Automation and Test in Europe. Conference and Exhibition 2001', 'mag_field_of_study': ['Computer Science']}