Mjuka vektorprocessorer (SVP) uppnår betydande prestandavinster genom användning av parallella ALU:er. Eftersom de intermodala lastenheterna används på ett tidsmässigt mångfacetterat sätt utnyttjar detta dock inte en nyckelstyrka i FPGA:s prestanda: rörledningsparallalism. Detta dokument visar hur streaming pipelines kan integreras i datapath av en SVP för att uppnå dramatiska hastigheter. SVP spelar en viktig roll när det gäller att förse rörledningen med inmatningsdata med högbandsbredd och lagra resultaten med hjälp av chipminne. Dock måste SVP också utföra de hushållningsuppgifter som krävs för att hålla rörledningen upptagen. I synnerhet iscensätter den datarörelse mellan minne på chip och externt DRAM, den för- eller efterbehandlar data med hjälp av sina egna ALU:er, och den kontrollerar den övergripande sekvensen av utförande. Eftersom SVP är programmerad i C är dessa uppgifter lättare att utveckla och felsöka än att använda en traditionell HDL-strategi. Med hjälp av N-kroppsproblemet som fallstudie illustrerar detta dokument hur anpassade strömledningar integreras i SVP datapath och flera tekniker för att generera dem. Med hjälp av en anpassad rörledning visar vi upp hastigheter över 7000 gånger och prestanda-per-ALM över 100 gånger bättre än Nios II/f. Den anpassade pipeline är också 50 gånger snabbare än en naiv Intel Core i7 processor implementation.
Ett nytt projekt REF utnyttjade rörledningen parallellism som finns i FPGAs för att skapa anpassade moduler som kan integreras i den mjuka vektorprocessor datapath.
Soft vector processors with streaming pipelines
{'venue': "FPGA '14", 'journal': None, 'mag_field_of_study': ['Computer Science']}