Abstract-Embended hårda realtidssystem behöver tillförlitliga garantier för att deras tidsbegränsningar är tillfredsställande. Erfarenheten av användningen av statiska timing-analysmetoder och de verktyg som bygger på dem inom fordonsindustrin och flygindustrin är positiv. Både resultatens precision och analysmetodernas effektivitet är dock i hög grad beroende av genomförandeplattformens förutsägbarhet. I själva verket avgör arkitekturen om en statisk timingsanalys över huvud taget är praktiskt genomförbar och om de mest exakta erhållna resultaten är tillräckligt exakta. Resultaten i detta dokument visar också att mätbaserade metoder som fortfarande används i industrin inte är användbara för ganska vanliga komplexa processorer. Detta beroende av den arkitektoniska utvecklingen är ett växande intresse för utvecklarna av timing-analysverktyg och deras kunder, utvecklarna i industrin. Problemet når en ny nivå av svårighetsgrad med tillkomsten av multicore arkitekturer i den inbyggda domänen. Detta dokument beskriver det arkitektoniska inflytandet på statisk timinganalys och ger rekommendationer om lönsamma och oacceptabla arkitektoniska egenskaper.
Wilhelm m.fl. REF diskuterar arkitektoniska egenskapers påverkan på analys av statisk timing.
Memory Hierarchies, Pipelines, and Buses for Future Architectures in Time-Critical Embedded Systems
{'venue': 'IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems', 'journal': 'IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems', 'mag_field_of_study': ['Computer Science']}