Abstract-Per-flow kö med sofistikerad schemaläggning är en av metoderna för att ge avancerad kvalitet på tjänsten (QoS) garantier. De svåraste och mest intressanta schemaläggningsalgoritmer förlitar sig på en gemensam beräknings primitiv, implementeras via prioriterade köer. För att stödja sådan schemaläggning för ett stort antal flöden vid OC-192 (10 Gb/s) priser och därefter, rörledning av den prioriterade kön behövs. Stora prioriterade köer kan byggas med antingen kalenderköer eller högdatastrukturer; högar har mindre kiselyta än kalenderköer. Vi presenterar höghanteringsalgoritmer som graciöst kan flyttas; de utgör modifikationer av de traditionella. Vi diskuterar hur man använder piped heap chefer i växlar och routrar och deras kostnads-prestanda kompromisser. Konstruktionen kan konfigureras till vilken högstorlek som helst, och med hjälp av 2-ports 4-breda SRAM kan den stödja att starta en ny operation på varje klockcykel, förutom att en insatsoperation eller en tomgångs (bubbla) cykel behövs mellan två på varandra följande raderingsåtgärder. Vi presenterar en piped heap manager implementerad i synthesizable Verilog form, som en kärna integratable i ASICs, tillsammans med kostnads- och prestandaanalys information. För en 16 K post exempel i 0,13-m CMOS-teknik, kiselarea är under 10 mm 2 (mindre än 8% av en typisk ASIC chip) och prestanda är några hundra miljoner operationer per sekund. Vi har verifierat vår design genom att simulera den mot tre högmodeller av varierande abstraktion. Index Terms-High-Speed Network schemaläggning, piped hårdvaruhög, prioritetskö, synthesizable kärna, viktad rättvis köning, viktad runda robin.
I REF föreslogs en chef för rörledning av konventionella högdatastrukturer.
Pipelined Heap (Priority Queue) Management for Advanced Scheduling in High-Speed Networks
{'venue': 'IEEE/ACM Transactions on Networking', 'journal': 'IEEE/ACM Transactions on Networking', 'mag_field_of_study': ['Computer Science']}