Ett nytt tillvägagångssätt för att minska läckageeffekten i buffertar för network-on-chip presenteras. Buffertutnyttjandets icke-uniformitet utnyttjas i hela nätet och kraftförsörjning tillämpas på knappt utnyttjade buffertar. I stället för att helt stänga av buffertarna hålls en buffertdel tänd. Detta designval har en betydande prestandavinst eftersom bufferten alltid kan ta emot nätverkspaket. Designaspekter och kompromisser i en 45 nm CMOS-teknik diskuteras och resultat som erhållits över riktmärken för videotillämpningar presenteras. Det visas att det är möjligt att minska buffertläckage med 40 % utan resultatpåföljd. Inledning: Tillvägagångssättet network-on-chip (NoC) använder paketbyte för att införa en effektiv kommunikationsinfrastruktur för system-on-chip. Switchar är en NoC: s väsentliga komponenter som de utför paket routing och genomföra regler kontroll flöde på "blixt" nivå, flits är de elementära enheter NoC paket är gjorda av. Switchar innehåller ingångsbuffertar för att lagra de flisor som inte omedelbart kan levereras vid kopplingsutmatningsportarna. Eftersom buffertar förbrukar den största delen av en NoC:s läckagekraft, är upp till 64 % enligt Chen och Peh [1] att undersöka hur man kan minska läckaget ett relevant forskningsproblem. Som tur är varierar användningen av buffertar i ett NoC betydligt över ett nätverk och buffertar som knappast används kan stängas av via strömförsörjning. Power-gating består av att stänga av en NMOS-fot (eller en PMOS-huvud) ansluten i serie med logiken för att skära läckage strömflödet. Vi föreslår en ny kraftförsörjningsteknik för NoC-buffertar med NMOS-fötter. Istället för att stänga av hela bufferten, vilket skulle påverka prestanda negativt, håller vi en del av bufferten på, så att inkommande flisor alltid kan lagras. Olika från andra tillvägagångssätt, vi ändrar inte kommunikationsprotokollet mellan växlar och inte lägga till någon ny signal till de länkar som ansluter intilliggande switchar. Vi kvantifierar de olika overheads av power-gating, som andra författare ofta förbise. Vi rapporterar om designval och kompromisser i en 45 nm 1.15 V CMOS-teknik, och diskuterar effekt- och prestandaresultat som erhållits över en uppsättning riktmärken från området videoapplikationer.
Eftersom routerbuffertar förbrukar den största delen av NoC:s läckagekraft, används power-gating för att minska buffertläckageeffekten i REF.
Power-gating technique for network-on-chip buffers
{'venue': None, 'journal': 'Electronics Letters', 'mag_field_of_study': ['Computer Science']}