Abstrakt. I detta dokument presenteras härledning av en dennotationell semantik från en operationell semantik för en delmängd av det allmänt använda maskinvarubeskrivningsspråket Verilog. Vårt mål är att bygga en motsvarighet mellan den operativa och dennotationssemantiken. Vi föreslår en diskret tidssemantisk modell för Verilog. Algebraiska lagar undersöks också i detta dokument, med det slutliga syftet att ge en enhetlig uppsättning semantiska åsikter för Verilog.
Zhu m.fl. REF härledde en denomineringssemantik från den föreslagna operativa semantiken för maskinvarubeskrivningsspråket Verilog.
From Operational Semantics to Denotational Semantics for Verilog
{'venue': 'CHARME', 'journal': None, 'mag_field_of_study': ['Computer Science']}