Den höga mängden minnesförfrågningar från massiva trådar kan lätt orsaka cache-innehåll och cache-miss-relaterad resursstockning på GPU:er. I detta dokument föreslås en enkel men effektiv prestandamodell för att uppskatta effekterna av cache stridighet och resurs trängsel som en funktion av antalet warps/tråd block (TB) för att kringgå cache. Sedan utformar vi en hårdvarubaserad dynamisk warp / thread-block nivå GPU cache förbikopplingsschema, som uppnår 1,68x upphastighet i genomsnitt på en uppsättning minnesintensiva riktmärken över baslinjen. Jämfört med tidigare arbeten uppnår vårt system 21,6% prestandaförbättring jämfört med SWLbest [29] och 11,9% jämfört med CBWT-bäst [4] i genomsnitt.
Dai m.fl. föreslå en mekanism för att kringgå cache baserat på en modell av en cache miss rate REF.
A model-driven approach to warp/thread-block level GPU cache bypassing
{'venue': "DAC '16", 'journal': None, 'mag_field_of_study': ['Computer Science']}