Modellering och analys av detaljerad die temperatur med en full-chip termisk modell i tidiga designetapper är viktigt för att upptäcka och undvika potentiella termiska risker. Att utelämna viktiga aspekter av paketdetaljer i en termisk modell kan dock leda till betydande temperaturuppskattningsfel. I det här dokumentet diskuterar vi tillämpningar av en befintlig kompakt termisk modell som modellerar både die- och pakettemperaturdetaljer. Som ett exempel presenteras en termiskt självkonsistent läckageeffektberäkning av en POWER4-liknande mikroprocessorkonstruktion. Vi visar sedan vikten av att inkludera detaljerad paketinformation i den termiska modellen genom flera exempel med tanke på inverkan av termiska gränssnitt material (TIM), som limmar die till värmespridaren. Det faktum att detaljerad paketinformation behövs för att bygga en exakt kompakt termisk modell innebär ett designflöde, där chip-och paket-nivå kompakt termisk modell fungerar som ett bekvämt medium för mer produktiva samarbeten mellan kretsdesigners, datorarkitekter och paketdesigners, vilket leder till tidiga och effektiva utvärderingar av olika design kompromisser för en optimal design ur ett termiskt perspektiv.
I detta dokument utökar vi diskussionerna i REF för att visa vikten av att modellera både chip- och paketkomponenter i ett termiskt optimerat designflöde.
The need for a full-chip and package thermal model for thermally optimized IC designs
{'venue': "ISLPED '05", 'journal': None, 'mag_field_of_study': ['Computer Science']}