Abstract-A high-throughput memory-efficient decoder architecture for low-density paritetskontroll (LDPC) codes föreslås baserat på en ny algoritm för turboavkodning. Arkitekturen drar nytta av olika optimeringar som utförs på tre nivåer av abstraktion i systemdesign-nämligen LDPC-koddesign, avkodningsalgoritm och dekoderarkitektur. För det första mildras problemet med sammankopplingen av nuvarande dekoderimplementeringar genom att man utformar arkitekturmedvetna LDPC-koder med inbyggda strukturella regelbundenhetsfunktioner som resulterar i ett regelbundet och skalbart meddelandetransportnätverk med minskade kontrollomkostnader. För det andra, minnet overhead problem i nuvarande dag dekodrar minskas med mer än 75% genom att använda en ny turbo avkodning algoritm för LDPC-koder som tar bort flera checkto-bit meddelande uppdatering flaskhals av den aktuella algoritmen. En ny sammanslagen scheme-sammanslagning-passing algoritm föreslås också som minskar minnet overhead av den nuvarande algoritmen för låg till måttlig-genomströmning dekodrar. Dessutom föreslås ett parallellt meddelandeuppdateringssystem för soft-input-soft-output (SISO) som implementerar rekursionerna av algoritmen Balh-Cocke-Jelinek-Raviv (BCJR) i form av enkla "max-quartet"-operationer som inte kräver uppslagstavlor och har försumbara prestandaförluster jämfört med det idealiska fallet. Slutligen föreslås en effektiv programmerbar arkitektur i kombination med ett skalbart och dynamiskt transportnätverk för lagring och routing av meddelanden, och en komplett dekoderarkitektur presenteras. Simuleringar visar att den föreslagna arkitekturen uppnår ett genomflöde på 1,92 Gb/s för en ramlängd på 2304 bitar, och ger besparingar på 89,13 % och 69,83 % i effektförbrukning och kiselyta jämfört med toppmodern, med en minskning på 60,5 % i sammanlänkningslängd. Index Terms-Low-density paritet-check (LDPC) koder, Ramanujan grafer, soft-input soft-output (SISO) dekoder, turbo avkodning algoritm, VLSI dekoder arkitekturer.
Mansour och Shanbhag REF föreslog höggenomströmningsminneseffektiv avkodningsarkitektur för LDPC-koder baserade på algoritm för turboavkodning.
High-Throughput LDPC decoders
{'venue': 'IEEE Trans. on Very Large Scale Integration Systems', 'journal': None, 'mag_field_of_study': ['Computer Science']}