Abstrakt. Modellering av tidsrelaterade aspekter är viktigt i många tillämpningar av verifieringsmetoder. För exakta resultat är det nödvändigt att tolka tiden som en tät domän, t.ex. använda tidsinställd automata som en formalism, även om systemets resulterande oändliga tillstånd utrymme är utmanande för verifieringsmetoder. Dessutom verkar fullt symbolisk behandling av både timing relaterade och icke-timing relaterade delar av statsrymden erbjuda ett attraktivt tillvägagångssätt för modellkontroll tidsinställda system med en stor mängd icke-determinism. I detta dokument presenteras en SMT-baserad förlängning av tidsschemat till IC3-algoritmen, en SAT-baserad ny, högeffektiv, komplett verifieringsmetod för tidlösa system. Hanteringen av de oändliga tillståndsrymderna för tidsinställda system i den utökade IC3-algoritmen baseras på en lämplig anpassning av den välkända regionens abstraktion för tidsinställda system. Dessutom utvidgas k-induktion, en annan symbolisk verifieringsmetod för diskreta tidssystem, på ett liknande sätt som stöd för tidtagningssystem. Båda de nya metoderna utvärderas och jämförs experimentellt med en booleaniseringsbaserad verifieringsmetod som använder den ursprungliga diskreta IC3-algoritmen.
Detsamma gäller för regional abstraktion som tillämpas i samband med tidsbestämda system REF.
SMT-based Induction Methods for Timed Systems
{'venue': 'ArXiv', 'journal': 'ArXiv', 'mag_field_of_study': ['Mathematics', 'Computer Science']}