Prestanda och strömförbrukning för en on-chip-anslutning som utgör ryggraden i Chip Multiprocessors (CMPs), påverkas direkt av det underliggande nätverket topologi. Båda dessa parametrar kan också optimeras genom applikationsinducerad kommunikationslokal, eftersom applikationer som kartlagts på ett stort CMP-system kommer att dra nytta av klustererad kommunikation, där data placeras i cachebanker närmare de kärnor som får tillgång till den. I den här artikeln utformar vi därför en hierarkisk nätverkstopologi som drar nytta av denna kommunikationslokalitet. Den hierarkiska topologin i två nivåer består av lokala nätverk som är anslutna via ett globalt nätverk. Det lokala nätverket är en enkel, högbandsbredd, låg effekt delad buss tyg, och det globala nätverket är en låg-radix mesh. Den viktigaste insikten som möjliggör hybridtopologin är att de flesta kommunikationer i CMP-tillämpningar kan begränsas till det lokala nätverket, och att använda en snabb, lågeffektsbuss för att hantera lokal kommunikation kommer att förbättra både paketlatens och effekteffektivitet. Den föreslagna hierarkiska topologin ger upp till 63 % minskning av energifördröjningsprodukten över nät, 47 % över tillplattad fjäril och 33 % med avseende på koncentrerade maskor över nätstorlekar med enhetlig och icke-uniform syntetisk trafik. För verklig parallell arbetsbelastning ger hybridtopologin upp till 14 % förbättring av systemets prestanda (IPC) och när det gäller energifördröjningsprodukt, förbättringar på 70 %, 22 %, 30 % över maskan, tillplattad fjäril respektive koncentrerad maska för en 32-vägs CMP. Även om hybridtopologin skalar på ett effekt- och bandbreddseffektivt sätt med nätverksstorlek, samtidigt som den genomsnittliga paket latensen är låg i jämförelse med höga radix topologier, har den lägre genomströmning på grund av hög koncentration. För att förbättra genomströmningen av hybridtopologin föreslår vi en ny routermikroarkitektur, kallad XShare, som utnyttjar datavärdet lokalitet och bimodala trafikegenskaper hos CMP-tillämpningar för att överföra flera små flisor över en enda kanal. Detta bidrar till att förbättra nätets omsättning med 35 %, vilket ger en latensminskning på 14 % med syntetisk trafik och en förbättring av IPC med i genomsnitt 4 % med tillämpningsarbetsbelastningar.
Andra tillvägagångssätt: I REF har man föreslagit en hierarkisk topologi på två nivåer bestående av lokala nätverk som förvaltas genom en buss och ett globalt nätverk som styrs av en router med låg radix-maskor.
Design and evaluation of a hierarchical on-chip interconnect for next-generation CMPs
{'venue': '2009 IEEE 15th International Symposium on High Performance Computer Architecture', 'journal': '2009 IEEE 15th International Symposium on High Performance Computer Architecture', 'mag_field_of_study': ['Computer Science']}