Införandet av fasförändrat minne (PCM) [6]. PCM innebär dock utmaningar som måste åtgärdas för att den ska kunna användas som huvudminnesersättning. Specifikt lider PCM av begränsad uthållighet (dvs. det slits ut på grund av skrivande verksamhet) och dyra skrivoperationer (dvs. hög latens och energi). Faktum är att alltför många skriver till en PCM huvudminnet kommer att leda till en kort enhet livstid, dålig prestanda och hög energiförbrukning. Andra minnestekniker lider också av begränsad uthållighet och dyra skriver -Flash [7], [8] är det vanligaste exemplet. Mycket uppmärksamhet har ägnats åt att förbättra Flash minne livstid och prestanda [7], [9]. Som exempel kan nämnas Mylavarapu et al. införa algoritmer som undviker att radera operationer och tillämpa slitage utjämning (WL) för att förbättra livslängd och prestanda [7]. Eftersom problemen i samband med Flash uthållighet / prestanda [8], [9] skiljer sig från dem för PCM, Flash WL algoritmer är av begränsad användning i ett PCM huvudminne. Flash WL algoritmer [7] undvika radering en sida på varje skriva genom att tilldela en ny ren fysisk sida. Denna tilldelning är onödig för PCM på grund av dess bit-adresser. PCM har också en större total uthållighet (dvs, det kan upprätthålla 10 7 skriver snarare än 10 4 till 10 6 skriver för Flash) och kräver inte fördefinierad blockering. Användningen av PCM i huvudminnet har nyligen föreslagits med tekniker som tillämpas för att öka PCM livslängd. Den PCM-lagringsenhet som presenteras i [10] implementerar en read-fore-write-slinga (RW) på bitnivå för att förbättra tillförlitligheten och förlänga livslängden. Arbetet i [5] använder readfore-write, rad-level rotation (RL) och segment swapping (SS) som uthållighetsförbättringar på enhetsnivå. RL utjämnar slitage på radnivå genom roterande cachelinjer. SS görs genom att byta två segment: det som för närvarande skrivs och det som minst sällan skrivs (LFW). Den stora segmentstorlek (1MByte) som används i SS [5] försämrar dock livslängden jämfört med en liten segmentstorlek eftersom distributionen av skriver till ett stort segment kan skeva. Stora segment används dock i [5] för att minska kostnaderna i samband med sökandet efter LFW-segmentet under ett byte. En systemnivåmetod används i [3] för att införliva PCM i minneshierarkin. Detta arbete föreslår ett hybridminne, där ett stort PCM-minne utökas med ett litet DRAM-minne som fungerar som en "page cache" för PCM-minnet. Sidan cache hjälper prestanda genom att buffra ofta behövliga sidor. Det hjälper också uthållighet genom att minska antalet skriver till PCM med skrivkombinering och sammansmältning. Även om sidcache filter skriver till PCM, det inte helt lindra uthållighet problem. Ytterligare tekniker tillämpas vid cachelinjen och blocknivåerna. På cacheradens nivå skrivs endast de rader som ändras på en sida till PCM. För att undvika obalanserade skador från skriver, cache rader roteras på en sida. Slutligen används byte på blocknivå för förslitning. I detta dokument föreslår vi tre nya metoder för att ta itu med problemet med uthållighet när PCM används i huvudminnet. För det första tillämpas en ny policy för cacheersättning för att minska nedskrivningar från DRAM till PCM. För det andra används läs-Write-Read (RWR) och sidpartitioneringstekniker för att ta bort onödiga skrifter och fungera som en feldetekteringsmekanism. Denna teknik liknar enhetsnivåskriftsdifferentiering [10], [5] ; dock vår 978-3-981081-6-2/DATE10
REF föreslog PMMA-arkitektur som integrerar DRAM-sidecache med PCM-huvudminne med hjälp av en förbättrad sidersättningspolicy.
Increasing PCM main memory lifetime
{'venue': "DATE '10", 'journal': None, 'mag_field_of_study': ['Computer Science']}