Tidigare förslag till nätansluten tråd-nivå parallellism på chip multiprocessorer (CMPs) fokuserar främst på multiprogrammerade arbetsbelastningar. Icke desto mindre är parallell beräkning av en enda applikation kritisk mot bakgrund av de växande prestandakraven från viktiga framtida arbetsbelastningar. Detta arbete tar upp problemet med dynamiskt optimerad effektförbrukning för ett parallellt program som körs på en mångkärnig CMP under en given prestandabegränsning. Optimeringsutrymmet är tvådimensionellt, vilket gör det möjligt att ändra antalet aktiva processorer och tillämpa dynamisk spänning/frekvensskalning. Vi visar att den specifika optimala driftpunkten är beroende av prestandaegenskaperna hos CMP, applikationens beteende och det specifika prestationsmålet. Vi presenterar enkla, låg-overhead heuristics för dynamisk optimering som avsevärt skär ner på sökansträngningen längs båda dimensionerna av optimeringsutrymmet. I vår utvärdering av flera parallella applikationer med olika prestandamål låser dessa heuristiker snabbt in en konfiguration som ger optimal effektbesparing i praktiskt taget alla fall.
REF föreslog en låg-overhead heuristics DVFS-algoritm för att uppnå optimal effektbesparing.
Dynamic power-performance adaptation of parallel computation on chip multiprocessors
{'venue': 'The Twelfth International Symposium on High-Performance Computer Architecture, 2006.', 'journal': 'The Twelfth International Symposium on High-Performance Computer Architecture, 2006.', 'mag_field_of_study': ['Computer Science']}