Abstract-Time-Trigged Network-on-Chip (TTNoC) är ett nätverkskoncept som syftar till att tillhandahålla både förutsägbar och höggenomströmningskommunikation för moderna multiprocessorsystem. Meddelandet schemaläggning är en av de största designutmaningarna i TTNoC-baserade system. Designerna behöver inte bara tilldela ankomst- och avgångstider utan måste också tilldela kommunikationsvägar för alla meddelanden. I detta dokument tar man itu med schemaläggningsproblemet med TTNoC och lägger fram en strategi som bygger på tillfredsställande Modulo Theories (SMT) lösning. Vi formulerar först hela problemet som en SMT instans, som alltid kan beräkna en genomförbar lösning om det finns. Därefter föreslår vi en inkrementell strategi som integrerar SMT-lösning i klassiska heuristiska algoritmer. De experimentella resultaten visar att heuristiska skalor betydligt bättre med endast mindre förlust av prestanda.
Schemaläggning för tidsutlöst nätverk-på-chip, där både schemaläggningspunkter och kommunikationsvägar för meddelanden tilldelas, studeras i REF.
Static scheduling of a Time-Triggered Network-on-Chip based on SMT solving
{'venue': '2012 Design, Automation & Test in Europe Conference & Exhibition (DATE)', 'journal': '2012 Design, Automation & Test in Europe Conference & Exhibition (DATE)', 'mag_field_of_study': ['Computer Science']}