Inmatade strömbrytare används i stor utsträckning vid konstruktion av höghastighetsroutrar. I takt med att växlingshastigheter och storlekar ökar blir utformningen av växelschemaläggaren en primär utmaning, eftersom tidsintervallet för de matchande beräkningar som behövs för att bestämma växelkonfigurationer blir mycket litet. Möjliga alternativ i schemaläggare design inkluderar att öka schemaläggningsintervall genom att använda kuvert [19], och med hjälp av en ram-baserad schemaläggare som garanterar fasta priser mellan input-output par. Båda dessa alternativ har dock betydande jitter nackdelar: jittern ökar med kuvertstorleken i det första alternativet, och tidigare kända metoder garanterar inte snäva jitter gränser i det andra. I detta dokument föreslår vi en hybridstrategi för att byta schemaläggning. Trafik med snäva jitterbegränsningar planeras först med hjälp av en rambaserad schemaläggare som uppnår låga jittergränser. Jitter-okänslig trafik schemaläggs senare med hjälp av en kuvertbaserad schemaläggare. Det viktigaste bidraget av detta papper är en schemaläggare design för att generera låg-jitter scheman. Schemaläggaren använder en hastighetsmatris sönderdelning utformad för låg jitter och skiljer sig från minimibandbredden Birkhoff-Von Neumann (BV) nedbrytning. Förutom att generera låg-jitter scheman, denna nedbrytning i värsta fall ger färre switch konfigurationsmatriser ( ( )) än BV nedbrytning ( (2 )), och så kräver mycket mindre hög hastighet switch minne. Vi utvecklar en effektiv algoritm för nedbrytning av hastighetsmatrisen och för schemaläggning av permutationsmatriserna. Vi bevisar att vår low-jitter algoritm har en (log ) faktor bunden på sin bandbreddsförbrukning i jämförelse med minsta bandbredd BV nedbrytning. Experimentellt finner vi att bandbreddsökningen i praktiken är mycket lägre än den teoretiska gränsen. Vi bevisar också flera relaterade prestanda gränser för vår schemaläggare. Slutligen föreslår vi en praktisk algoritm för bandbreddssäkrad algoritm, och visar hur våra resultat till och med kan utvidgas till system med stor inställningstid.
Keslassy m.fl. Ref föreslog en rambaserad schemaläggare baserad på BV-nedbrytningen för att garantera låg jitter, under antagandet att jitterkänslig trafik utgör en liten del av den totala omkopplarbelastningen.
On guaranteed smooth scheduling for input-queued switches
{'venue': 'IEEE/ACM Transactions on Networking', 'journal': 'IEEE/ACM Transactions on Networking', 'mag_field_of_study': ['Computer Science']}