Detta dokument presenterar en teknik för förbearbetning av kombinationslogik innan teknikkartläggning. Tekniken är baserad på representationen av kombinationslogik med And-Inverter Graphs (AIGs), ett nätverk av två input ANDs och inverters. Optimering fungerar genom att växla DAG-aware AIG omskrivning, vilket minskar området genom att dela gemensam logik utan att öka fördröjning, och algebraisk AIG balansering, vilket minimerar fördröjning utan att öka area. Det nya teknikoberoende flödet implementeras i ett offentligt huvudverktyg ABC. Experiment på stora industririktmärken visar att den föreslagna metodskalan till mycket stora konstruktioner och är flera storleksordningar snabbare än SIS och MVSIS, samtidigt som den erbjuder jämförbar eller bättre kvalitet när den mäts med nätverkets kvalitet efter kartläggningen.
De flesta liknar vårt föreslagna tillvägagångssätt är DAG-aware AIG omskrivning REF.
DAG-aware AIG rewriting a fresh look at combinational logic synthesis
{'venue': "DAC '06", 'journal': None, 'mag_field_of_study': ['Computer Science']}