För många program, särskilt heltalskoder, tolererade belastningsinstruktion latenser står för en betydande del av den totala verkställighetstiden. [i detta dokument presenterar vi utformningen och utvärderingen av en mekanism för snabb generering av adresser som kan eliminera de förseningar som orsakas av effektiv adressberäkning för många laster och butiker. Vårt tillvägagångssätt fungerar genom att tidigt i pipeline (del av) förutsäga den effektiva adressen till en minnesåtkomst och använda denna förutsagda adress för att spekulativt få tillgång till datacachen. Om prognosen är korrekt överlappas åtkomsten till cache med icke-spekulativ effektiv adressberäkning. Annars nås cache igen i följande cykel, denna gång med rätt effektiv adress. Inverkan på den kritiska sökvägen för cacheåtkomst är minimal; prediktionskretsen lägger bara till en enda operation för cacheåtkomst innan cacheåtkomst kan påbörjas. Dessutom är kontrollen av den förväntade effektiva adressen helt frikopplad från den kritiska sökvägen för cacheåtkomst. Analyser av programmets referensbeteende och efterföljande prestandaanalys av detta tillvägagångssätt visar att denna design är en bra en, servar tillräckligt tillgångar tillräckligt tidigt för att resultera i speedups för alla program som vi testade. Vår strategi svarar också väl på programvarusupport. vilket avsevärt kan minska antalet mi spredicted effektiva adresser, i många fall ger bättre program upphastigheter och minska kraven på cache bandbredd.
I REF föreslås att man använder snabba adressberäkningar för att få tillgång till hela L1 DC tidigare i rörledningen, för att minska genomförandetiden genom att lösa databeroendena tidigare.
Streamlining data cache access with fast address calculation
{'venue': "ISCA '95", 'journal': None, 'mag_field_of_study': ['Computer Science']}