Nuvarande dataarkitekturforskning bygger i hög grad på arkitektonisk simulering för att få insikt i de moderna mikroarkitekturernas beteende på cykelnivå. Tyvärr är sådana arkitektoniska simuleringar extremt tidskrävande. Provtagning är en ofta använd teknik för att minska den totala simuleringstiden. Detta uppnås genom att man väljer ut ett begränsat antal prover från ett fullständigt riktmärkesutförande. Ett viktigt problem med provtagning är dock det okända hårdvarutillståndet i början av varje prov. Flera metoder har föreslagits för att ta itu med detta problem genom att värma upp hårdvarutillståndet före varje prov. I detta dokument presenteras gränslinjens återanvändningslatens (BLRL) som är en korrekt och effektiv uppvärmningsstrategi. BLRL anser att återanvändningslatenser (mellan minnesreferenser till samma minnesplats) som korsar gränslinjen mellan förprovet och provet för att beräkna den uppvärmning som krävs för varje prov. Detta garanterar en nästan perfekt uppvärmningstillstånd i början av ett prov. Våra experimentella resultat som erhållits med hjälp av detaljerad processorsimulering av SPEC CPU2000-riktmärken visar att BLRL avsevärt överträffar den tidigare föreslagna minne referensåteranvändning latency (MRL) uppvärmningsstrategi. BLRL uppnår en uppvärmning som endast är hälften av uppvärmningen för MRRL i genomsnitt för samma noggrannhetsnivå.
Eeckhout et al föreslår metoden Boundary Line Reuse Latency (BLRL) för att undvika detta problem REF.
BLRL: Accurate and Efficient Warmup for Sampled Processor Simulation
{'venue': 'Comput. J.', 'journal': 'Comput. J.', 'mag_field_of_study': ['Computer Science']}