Att placera DRAM-minnet i samma paket som en processor möjliggör flera gånger högre minnesbandbredd än konventionellt DRAM-minne. Men latensen hos dram-minnen i paket är inte märkbart lägre än för dram-minnen som inte är paketerade. En lovande användning av DRAM i paket är som en stor cache. Tyvärr optimerar de flesta tidigare DRAM-cachedesigner främst för cacheträffslatens och betraktar inte bandbreddseffektivitet som en förstklassig konstruktionsbegränsning. Därför, som vi visar i detta papper, dessa mönster är suboptimala för användning med i-paket DRAM. Vi föreslår en ny DRAM cache design, Banshee, som optimerar för både i-paket och off-paket DRAM bandbredd effektivitet utan att försämra åtkomst latens. Banshee bygger på två huvudidéer. Först eliminerar det taggen lookup overhead genom att spåra innehållet i DRAM cache med hjälp av TLBs och sidtabell poster, som är effektivt aktiverat av en ny lätt TLB koherens protokoll som vi introducerar. För det andra minskar det onödig DRAM-cache utbytestrafik med en ny bandbreddsmedveten frekvensbaserad ersättningspolicy. Våra utvärderingar visar att Banshee avsevärt förbättrar prestanda (15% i genomsnitt) och minskar DRAM-trafiken (35,8% i genomsnitt) jämfört med den bäst tidigare latensoptimerade DRAM-cachedesignen.
Banshee REF är ett annat system som använder TLB- och OS-sidetabeller för att lokalisera data i en DC i sitt försök att optimera för både i-paket och utanför paket dram bandbredd effektivitet.
Banshee: bandwidth-efficient DRAM caching via software/hardware cooperation
{'venue': "MICRO-50 '17", 'journal': None, 'mag_field_of_study': ['Computer Science']}