Abstract-Two-steg fysiska register deallocation (TSD) är ett arkitektoniskt system, som förbättrar minnesnivå parallellism (MLP) genom att pre-executing instruktioner. I idealfallet gör TSD det möjligt att utnyttja MLP under det obegränsade antalet fysiska register, och följaktligen är endast en liten registerfil nödvändig för MLP. I praktiken är dock den mängd MLP som kan utnyttjas begränsad, eftersom det finns fall där pre-execution inte utförs eller tidpunkten för pre-execution försenas. Detta orsakas av databeroenden bland de i förväg utförda instruktionerna. I detta dokument föreslås användningen av värdeprognoser för att lösa dessa problem. Vårt sätt att värdeförutsägelse användning har fördelen över det konventionella sättet att använda för att förbättra ILP, att det inte finns något behov av att återhämta sig från felspekulation. Våra utvärderingsresultat med SPECfp2000-riktmärke visar att vårt system kan uppnå samma prestanda som det tidigare TSD-systemet utan värdeförutsägelse, med 75 % av registrets filstorlek. Jag. INLEDNING Stöd för många instruktioner under flygning gör det möjligt att aggressivt utnyttja parallellism på undervisningsnivå (ILP) och parallellism på minnesnivå (MLP), vilket leder till prestandaökningar. Utnyttjandet av MLP är särskilt effektivt i minnesintensiva program. För att stödja många instruktioner under flygning krävs en stor registerfil. En stor registerfil påverkar dock klockcykelns tid negativt eftersom det tar lång tid att få tillgång till den. Även om denna negativa effekt kan lindras genom piplining, komplicerar detta bypasslogiken istället. Dessutom, att ha en djup pipeline ökar grenen felpreskription straff, sänka IPC. Därför är det svårt att helt ta bort den negativa effekten av en stor registerfil. Det är viktigt att minska registret filstorlek utan prestandanedbrytning. Tvåstegs fysiskt registerdeallokering (TSD) är ett nytt registerrenamingssystem [1], [2], som gör det möjligt att utföra instruktioner som inte kan verkställas på grund av avsaknad av ett fysiskt register i det konventionella namnbytessystemet, vilket utnyttjar MLP aggressivt. TSD kan utnyttja en stor mängd MLP under det oändliga antalet fysiska register, oberoende av det verkliga fysiska registret. En stor registerfil behövs alltså inte för att utnyttja MLP. TSD-deallokerar fysiska register i två faser: 1) temporal deallocation, som gör det möjligt att tilldela det fysiska registret till en annan instruktion, och 2) den slutliga deallocation, som gör det möjligt att bevilja resultatskrivandet. TSD tar helt bort rörledningsbåset i omnamnsstadiet, vilket beror på brist på fysiska register, genom att
Metoden i REF minskar registrets filstorlek genom instruktionsförutsättning och beräkning av registrets värde.
Reducing register file size through instruction pre-execution enhanced by value prediction
{'venue': '2009 IEEE International Conference on Computer Design', 'journal': '2009 IEEE International Conference on Computer Design', 'mag_field_of_study': ['Computer Science']}