Abstract-Multicore processorer (CMP) är en bra lösning för att ge den prestanda som krävs för nuvarande och framtida hårda realtidssystem. Det är dock svårt att beräkna en snäv WCET-uppskattning för CMP på grund av störningar som uppgifter lider av när man får tillgång till delade maskinvaruresurser. Vi föreslår en analysbar JEDEC-kompatibel DDRx SDRAM-minneskontroll (AMC) för hårda CMP i realtid, vilket minskar effekten av minnesstörningar orsakade av andra uppgifter på WCET-uppskattning, vilket ger en förutsägbar minnesåtkomsttid och möjliggör beräkning av snäva WCET-uppskattningar.
Den SDRAM nås genom Analysable Memory Controller (AMC) REF.
An Analyzable Memory Controller for Hard Real-Time CMPs
{'venue': 'IEEE Embedded Systems Letters', 'journal': 'IEEE Embedded Systems Letters', 'mag_field_of_study': ['Computer Science']}