Abstract-This paper föreslår en ny metod för ett effektivt genomförande av en verkligt värderad arbiter-baserad fysisk okolonibel funktion (PUF) på FPGA. Vi introducerar en hög upplösning programmerbar fördröjning logik (PDL) implementeras genom lookup tabell (LUT) intern struktur. Med hjälp av PDL utför vi finjustering för att ta bort fördröjningar orsakade av asymmetrier i routing och systematiska variationer. Vi utformar en symmetrisk omkopplarstruktur som enkelt kan implementeras på FPGA. För att minska problemet med arvsmassans metastaserbarhet presenterar och analyserar vi metoder för majoritetsomröstning av svar. Slutligen införs en metod för att klassificera och gruppera utmaningar i olika robusthetsuppsättningar för att ytterligare öka motsvarande svarsstabilitet när det gäller miljövariationer. Experimentella utvärderingar visar att svaren på robusta utmaningar har en genomsnittlig felfrekvens på mindre än 2 % vid temperaturvariationer från -10oC till 75oC.
Ett fungerande genomförande av den fördröjningsbaserade PUF på FPGA visas i REF med hjälp av högupplösta programmerbara fördröjningslinjer och symmetriska omkopplarstrukturer.
FPGA PUF using programmable delay lines
{'venue': '2010 IEEE International Workshop on Information Forensics and Security', 'journal': '2010 IEEE International Workshop on Information Forensics and Security', 'mag_field_of_study': ['Computer Science']}