Flerbehandlingsarkitekturer tillhandahåller hårdvara för att utföra flera uppgifter samtidigt via tekniker som simultan multitrådning och symmetrisk multibearbetning. Det problem som behandlas i detta dokument är att även om uppgifter som utförs samtidigt inte kommunicerar, kan de påverka varandras timing. För cyberfysiska systemapplikationer kan sådana störningar upphäva många av de fördelar som parallell hårdvara erbjuder och kan komplicera syntesen av programvara från modeller enormt. I detta dokument undersöks vilka förändringar som behöver göras på lägre abstraktionsnivåer för att stödja tidsisolering för effektiv programvarusyntes. Vi diskuterar tekniker på mikroarkitekturnivå, i minneshierarkin, i on-chip kommunikation, och i den instruktionsuppsättning arkitektur som kan underlätta timlig isolering. Tillstånd att göra digitala eller papperskopior av hela eller delar av detta arbete för personligt bruk eller klassrum beviljas utan avgift, förutsatt att kopiorna inte görs eller distribueras för vinst eller kommersiella fördelar och att kopiorna är försedda med detta meddelande och den fullständiga hänvisningen på första sidan. För att kopiera på annat sätt, för att återpublicera, för att posta på servrar eller för att omfördela till listor, krävs tidigare specifik behörighet och/eller avgift. DAC '11 juni 5-10, 2011, San Diego, Kalifornien, USA Copyright 2011 ACM 978-1-4503-0636-2/11/06...$10.00. Kategorier och ämnesdeskriptorer Allmänna villkor Design Precisionstidsarkitekturer, PET-maskiner, mikroarkitektur, rörledningar, minneshierarki, nätverk på chip, instruktionsuppsättning arkitektur Ett cyberfysiskt system (CPS) använder inbyggda datorer för att övervaka och styra fysiska processer [8]. Dessa system är vanligtvis i återkoppling slingor sådan att de fysiska processerna påverkar beteendet hos beräkningen, och vice versa. Lägg märke till två viktiga aspekter av fysiska processer: de är i sig samtidiga, och tiden i fysiska processer fortskrider i sin egen takt; tiden är okontrollerbar. Därför, för att kontrollera fysiska processer, inbäddade datorer måste ge stöd för samtidiga beteenden och snabba reaktioner. Moderna inbyggda datorarkitekturer blir allt mer parallella med hjälp av multiprocessorteknik som multicores och simultan multitrådning (SMT). Dessa parallella arkitekturer ger högre prestanda och tillgodoser också behovet av samstämmighet. Att se till att realtidskraven uppfylls är dock en utmaning i sådana arkitekturer. Ett stort problem är att multiprocessing tekniker kan införa temporal interferens även mellan logiskt oberoende beteenden. Till exempel i en flerkärnig maskin med delade cacheminnen kan processer som körs på en kärna påverka tidpunkten för processer på en annan kärna även när det inte finns någon kommunikation mellan dessa processer. På samma sätt delar SMT [4] en omfattande superskalarrörledning över flera hårdvarugängor med instruktioner som skickas ut med hjälp av scoreboaringmekanismer. Detta gör det möjligt för trådar att uppta mer rörledning resurser när andra trådar är tomgång eller stoppas för lång latens verksamhet. Detta resulterar i temporal interferens mellan trådarna på grund av tvist om rörledningsresurser. 1 Dessutom använder symmetrisk multiprocessing (SMP) tekniker flera bearbetningsenheter som är anslutna till en 1 Flera forskargrupper har infört sätt att minska temporal interferens i SMTs genom att tilldela en realtidsgänga med högsta prioritet [2], tidsdelning i realtid tråd [12], och partitionering instruktionscache [11].
Bui m.fl. REF följer temporal isolering bland flera processer genom vissa förändringar i Troduced på mikroarkitekturnivå, minnesarkitektur, nätverk-på-chip, och instruktionsuppsättning arkitektur.
Temporal isolation on multiprocessing architectures
{'venue': "DAC '11", 'journal': None, 'mag_field_of_study': ['Computer Science']}