Idag utvecklas många elektroniska system med hjälp av ett maskinvarubeskrivningsspråk, en typ av programvara som kan omvandlas till integrerade kretsar eller programmerbara logiska enheter. Liksom traditionella programvaruprojekt, hårdvaruprojekt har buggar, och betydande utvecklare tid spenderas på att fixa dem. Ett användbart första steg mot att minska fel i hårdvaran är att utveckla en förståelse för frekvensen av olika typer av fel. När de vanligaste typerna är kända, är det då möjligt att fokusera uppmärksamheten på att eliminera dem. Eftersom de flesta maskinvaruprojekt använder programvarukonfigurationshanteringsarkiv, kan dessa brytas för ändringarna av textfelet. I detta projekt analyserar vi felrättningshistoriken för fyra maskinvaruprojekt skrivna i Verilog och definierar manuellt 25 felrättningsmönster. Frekvensen för varje feltyp beräknas sedan för alla projekt. Vi finner att 29 − 55 % av felrättningsmönstret i Verilog involverar uppdragsförklaringar, medan 18 − 25% är relaterade till om uttalanden.
Sudakrishnan m.fl. analyserade fel rätta historia av fyra hårdvaruprojekt skrivna i Verilog och avslöjade 25 fel rätta mönster REF.
Understanding bug fix patterns in verilog
{'venue': "MSR '08", 'journal': None, 'mag_field_of_study': ['Computer Science']}