Eftersom DRAM-åtkomstlatenser närmar sig tusen instruktionstider och cachelagringar på chip växer till flera megabyte är det inte klart att konventionella cachestrukturer fortfarande är lämpliga. Två nyckelfunktioner med full associativitet och programvaruhantering har använts framgångsrikt i den virtuella minnesdomänen för att hantera diskåtkomstlatenser. Framtida system kommer att behöva använda liknande tekniker för att hantera DRAM-latenser. I detta dokument presenteras ett praktiskt, fullständigt associativt, programvaruhanterat sekundärt cachesystem som ger prestanda som är konkurrenskraftig med eller överlägsen traditionella cache utan OS eller applikationsengagemang. Vi ser denna struktur som det första steget mot OS-och applikationsmedveten hantering av stora on-chip caches. Detta dokument har två huvudsakliga bidrag: en praktisk design för en fullständigt associativ minnesstruktur, den indirekta indexcachen (IIC) och en ny ersättningsalgoritm, generationsbyte, som är särskilt utformad för att arbeta med IIC. Vi analyserar beteendet hos en IIC med generationsbyte som en drop-in, transparent ersättning för en konventionell sekundär cache. Vi uppnår miss hastighet minskningar från 8% till 85% i förhållande till en 4way associativ LRU organisation, matcha eller slå en (praktiskt ogenomförbar) helt associativ sann LRU cache. Inkorporera dessa felfrekvenser i en rudimentär timing modell indikerar att IIC / generationsersättningscache kan vara konkurrenskraftig med en konventionell cache vid dagens DRAM latens, och kommer att överträffa en konventionell cache när dessa CPU-relativa latens växer. 1. Vad är det för fel på dig? Miss latenserna och kapaciteten hos primära (nivå ett) cache har genomgått en mindre dramatisk omvandling, eftersom storleken på dessa caches begränsas av processorn cykeltid och miss latency hålls låg av den nu gemensamma närvaron av en sekundär cache.
Hallnor och Reinhardt REF studerade en fullständigt associativ programvaruhanterad design för stora L2-cacher på chip, men tog inte hänsyn till icke-uniforma åtkomsttider.
A fully associative software-managed cache design
{'venue': "ISCA '00", 'journal': None, 'mag_field_of_study': ['Computer Science']}