Abstract-Eftersom den logiska kapaciteten hos fältprogrammerbara grindar (FPGAs) ökar, används de i allt högre grad för att implementera stora aritmetiska-intensiva applikationer, som ofta innehåller en stor del av datapatkretsar. Eftersom datapatkretsar vanligtvis består av regelbundet strukturerade komponenter (s.k. bitslices) som är sammankopplade med regelbundna strukturerade signaler (s.k. bussar), är det möjligt att använda datapatens regelbundenhet för att uppnå betydande områdesbesparingar genom FPGA:s arkitektoniska innovationer. Detta dokument beskriver en sådan FPGA routing arkitektur, kallas multibit routing arkitektur, som använder bussbaserade anslutningar för att utnyttja datapatens regelbundenhet. Det visas experimentellt att, jämfört med konventionella FPGA routing arkitekturer, multibit routing arkitektur kan uppnå 14% routing område minskning för genomförande av datapath kretsar, vilket utgör en total FPGA område besparingar på 10%. Detta dokument bestämmer också empiriskt de bästa värdena för flera viktiga arkitektoniska parametrar för den nya routingarkitekturen, inklusive de mest områdeseffektiva granularitetsvärdena och den mest områdeseffektiva andelen bussbaserade anslutningar.
Ye och Rose föreslår en grovkornig arkitektur som använder bussbaserade anslutningar, uppnå en 14% area reduktion för datapatkretsar REF.
Using bus-based connections to improve field-programmable gate-array density for implementing datapath circuits
{'venue': 'IEEE Transactions on Very Large Scale Integration (VLSI) Systems', 'journal': 'IEEE Transactions on Very Large Scale Integration (VLSI) Systems', 'mag_field_of_study': ['Computer Science']}