Verkliga slumptalsgeneratorer (TRNG) är viktiga som grund för datasäkerhet. Även om det finns några TRNGs som består av analoga kretsar, är användningen av digitala kretsar önskvärt för tillämpningen av TRNGs på logik LSIs. Några av de digitala TRNGs använder jitter i frigående ring oscillatorer som en källa till entropi, som förbrukar stor kraft. En annan typ av TRNG utnyttjar metastaserbarheten av en spärr för att generera entropi. Även om denna typ av TRNG främst har genomförts med fullt bruk LSI-teknik, presenterar denna studie ett genomförande baserat på gemensam FPGA-teknik. Vår TRNG består endast av logiska grindar och kan integreras i alla typer av logik LSI. RS-låset i vår TRNG är implementerat som en hård macro för att garantera kvaliteten på slumpmässighet genom att minimera signalen skev och belastning obalans av interna noder. För att förbättra kvaliteten och genomströmningen är utmatningen av 64-256 lås XOR'ed. Den härledda konstruktionen verifierades på en Xilinx Virtex-4 FPGA (XC4VFX20), och klarade NIST statistiska testsvit utan efterbehandling. Vår TRNG med 256 lås upptar 580 skivor, samtidigt som du uppnår 12,5 Mbps genomströmning.
REF föreslog en RS-spärrbaserad TRNG och genomförde en Xilinx Virtex-4 FPGA.
FPGA Implementation of Metastability-Based True Random Number Generator
{'venue': 'IEICE Transactions', 'journal': 'IEICE Transactions', 'mag_field_of_study': ['Computer Science']}