Med ökande antal kärnor, framtida CMPs (Chip Multi-Processorer) kommer sannolikt att ha en kaklad arkitektur med en del av delad L2 cache på varje kakel och en bankinterleadd distribution av adressutrymmet. Även om en sådan organisation är effektiv för att undvika åtkomst hot-spots, kan det orsaka ett betydande antal icke-lokala L2 åtkomster för många vanligt förekommande regelbundna data åtkomstmönster. I detta dokument utvecklar vi ett kompileringstidsramverk för datalokaliseringsoptimering via datalayoutomvandling. Med hjälp av en polyhedral modell bestäms programmets lokalisering genom analys av dess indexuppsättning och array referensfunktioner, följt av icke-kanonisk datalayout omvandling för att minska icke-lokal åtkomst för lokala beräkningar. Simuleringsbaserade resultat på en 16-kärnig 2D-kaklad CMP visar hur effektiv metoden är. Den utvecklade programtransformationstekniken är också användbar i flera andra datalayouttransformationskontexter. Layout Optimering, Polyhedral modell, NUCA Cache N: antal L2 cachebanker L: bank offset storlek, viss effekt på 2 mellan cache linje och sidstorlek Fysisk adress Bank # Log 2 N bitar Log 2 L bitar Offset (b) Figur 1. (a) Kaklad CMP-arkitektur. (b) Kartläggning av en fysisk adress till en cachebank på en kaklad CMP.
Arbetet i REF utvecklar ett kompileringstidsramverk för datalokaliseringsoptimering via datalayouttransformation med inriktning på NUCA-chipmultiprocessorer.
Data Layout Transformation for Enhancing Data Locality on NUCA Chip Multiprocessors
{'venue': '2009 18th International Conference on Parallel Architectures and Compilation Techniques', 'journal': '2009 18th International Conference on Parallel Architectures and Compilation Techniques', 'mag_field_of_study': ['Computer Science']}