I många system på Chips (SoCs) är kärnorna grupperade i spännings öar. När kärnor på en ö är oanvända, kan hela ön stängas av för att minska läckage strömförbrukningen. Men i dag är sammankopplingsarkitekturen en flaskhals när det gäller att göra det möjligt att stänga av öarna. I detta dokument presenterar vi en syntes metod för att få anpassade applikationsspecifika nätverk på Chips (NoCs) som kan stödja avstängning av spännings öar. Våra resultat på realistiska SoC-riktmärken visar att den resulterande NoC-designen endast har en försumbar overhead i SoC aktiv effektförbrukning (i genomsnitt 3%) och area (i genomsnitt 0,5%) för att stödja avstängning av öar. Den avstängningsstöd som tillhandahålls kan leda till ett betydande läckage och därmed totala energibesparingar.
Seiculescu m.fl. föreslog en syntes metod för att få anpassade tillämpningsspecifika NoC som kan stödja avstängning av spännings öar i REF.
NoC topology synthesis for supporting shutdown of voltage islands in SoCs
{'venue': '2009 46th ACM/IEEE Design Automation Conference', 'journal': '2009 46th ACM/IEEE Design Automation Conference', 'mag_field_of_study': ['Computer Science']}