Abstract Nuvarande mikroprocessorer står inför konstanta termiska och effektrelaterade problem under sin dagliga användning, vanligen lösta genom att tillämpa en effektbudget på processorn/kärnan. Dynamisk spännings- och frekvensskalning (DVFS) har varit en effektiv teknik som tillät mikroprocessorer att matcha en fördefinierad effektbudget. Men den kontinuerliga ökningen av läckagekraft på grund av teknikskalning tillsammans med låg upplösning av DVFS gör det mindre attraktivt som en teknik för att matcha en fördefinierad effekt budget som teknik går till djup submikron. I detta dokument föreslår vi användning av mikroarkitekturella tekniker för att korrekt matcha en effektbegränsning samtidigt maximera energieffektiviteten hos processorn. Vi kommer att förutsäga processorns effektavledning på cykelnivå (power token throttling) eller på en basisk blocknivå (basisk blocknivåmekanism), med hjälp av den avledande kraften översatt till tokens för att välja mellan olika effektbesparande mikroarkitekturella tekniker. Vi introducerar också en två-nivå strategi där DVFS fungerar som en grov-korn teknik för att sänka den genomsnittliga effektdisipation mot maktbudgeten, medan mikroarkitekturella tekniker fokuserar på att ta bort de många power spikar. Experimentella resultat visar att användningen av energibesparande mikroarkitekturteknik i samband med DVFS är upp till sex Manageing power begränsningar i ett enkärnigt scenario 415 gånger mer exakt, när det gäller total energiförbrukning över energibudgeten, än bara använda DVFS för att matcha en fördefinierad effekt budget.
Cebrian m.fl. REF använde mikroarkitekturteknik för att matcha en effektbegränsning och samtidigt minska processorns energiförbrukning.
Managing power constraints in a single-core scenario through power tokens
{'venue': 'The Journal of Supercomputing', 'journal': 'The Journal of Supercomputing', 'mag_field_of_study': ['Computer Science']}