Abstract-This paper presenterar en kompilering-tid schemaläggning heuristic kallas dynamisk nivå schemaläggning, som står för interprocessor kommunikation overhead när du kartlägger företräde-konstruerade, kommunicerar uppgifter till heterogena processorarkitekturer med begränsade eller möjligen oregelbundna sammankopplingsstrukturer. Denna teknik använder dynamiskt föränderliga prioriteringar för att matcha uppgifter med processorer i varje steg, och scheman över både rumsliga och tidsmässiga dimensioner för att eliminera delad resurs stridighet. Denna metod är snabb, flexibel, allmänt målinriktad, och visar lovande prestanda.
Sih et al in REF föreslår en sammanställningstid schemaläggning heuristisk kallas dynamisk nivå schemaläggning som står för interprocessor kommunikation overhead.
A compile-time scheduling heuristic for interconnection-constrained heterogeneous processor architectures
{'venue': 'IEEE Trans. Parallel Distrib. Syst.', 'journal': 'IEEE Trans. Parallel Distrib. Syst.', 'mag_field_of_study': ['Computer Science']}