Abstract-A hårdvaruschemaläggaren är utvecklad för att förbättra realtidsprestandan hos soft-core processorbaserade datorsystem. En maskinvaruschemaläggare accelererar normalt systemets prestanda till priset av ökade maskinvaruresurser, oflexibilitet och integrationssvårigheter. Omprogrammeringen av FPGA-baserade system undanröjer dock problemen med oflexibilitet och integrationsproblem. I detta dokument introduceras en ny skrivbordsarkitektur för att bättre stödja praktiska arbetskontroller och upprätthålla en god resursskalning. Schemaläggaren kan konfigureras för att stödja olika algoritmer såsom tidsskuren prioritet schemaläggning, Earliest Deadline First och Least Slack Time. Hårdvaruschemaläggaren minskar schemaläggningen overhead med mer än 1000 klockcykler och höjer systemutnyttjandet bundna med högst 19,2 procent. Schemaläggning jitter reduceras från hundratals klockcykler i programvara till bara två eller tre cykler för de flesta operationer. Den extra resurskostnaden är inte mer än 17 procent av ett typiskt softcore-system för ett småskaligt inbäddat program.
I REF föreslår författarna en maskinvaruschemaläggare baserad på aktivitetsköer.
A Hardware Scheduler Based on Task Queues for FPGA-Based Embedded Real-Time Systems
{'venue': 'IEEE Transactions on Computers', 'journal': 'IEEE Transactions on Computers', 'mag_field_of_study': ['Computer Science']}