Abstract-Negative Bias Temperature Ostabil (NBTI) är ett viktigt livstidstillförlitlighetsproblem i mikroprocessorer. SRAM-baserade strukturer i processorn är särskilt känsliga för NBTI eftersom en av PMOS-enheterna i minnescellen alltid har en ingång till '0'. Tidigare föreslagna återvinningstekniker för SRAM-celler syftar till att balansera nedbrytningen av de två PMOS-enheter genom att försöka hålla sina ingångar på en logik "0" exakt 50% av tiden. En av anordningarna är dock alltid i det negativa snedtillståndet vid varje given tidpunkt. I detta dokument föreslår vi en teknik som kallas Recovery Boostering som gör att båda PMOS-enheter i minnescellen kan sättas in i återhämtningsläget genom att något ändra utformningen av konventionella SRAM-celler. Vi presenterar kretsnivådesignen av en problemkö som använder sådana celler och utför SPICElevel-simuleringar för att verifiera dess funktionalitet och kvantifiera area och strömförbrukning. Därefter genomför vi en arkitekturnivåutvärdering av prestandan och tillförlitligheten av att använda en områdesneutral design av en sådan problemkö med hjälp av M5-simulatorn och SPEC CPU2000-riktmärkessviten. Vi visar att återhämtningsökningen ger en 56-procentig förbättring av den statiska bullermarginalen för frågekön, samtidigt som den har mycket liten inverkan på strömförbrukningen och en försumbar förlust av prestanda.
En annan lösning som kallas återhämtningshöjande REF gör det möjligt att placera båda pMOS-enheterna i minnescellen i återhämtningsläget genom att höja markspänningen och bitlines till den nominella spänningen genom att ändra varje minnescell.
Recovery Boosting: A Technique to Enhance NBTI Recovery in SRAM Arrays
{'venue': '2010 IEEE Computer Society Annual Symposium on VLSI', 'journal': '2010 IEEE Computer Society Annual Symposium on VLSI', 'mag_field_of_study': ['Engineering', 'Computer Science']}