Abstract-Under de senaste åren, Convolutional Neural Networks (ConvNets) har blivit den väsentliga komponenten i flera state-of-the-art Artificial Intelligence uppgifter. Över hela spektrumet av tillämpningar varierar prestandabehoven avsevärt, från bildigenkänning med hög genomströmning till de mycket låga latenskraven för autonoma bilar. I detta sammanhang kan FPGA tillhandahålla en potentiell plattform som kan konfigureras optimalt baserat på olika prestandakrav. Med ConvNet-modellernas ökande komplexitet blir dock det arkitektoniska designutrymmet överväldigande stort och kräver principiella designflöden som tillgodoser behoven på applikationsnivå. I detta dokument presenteras en latencydriven designmetodik för att kartlägga ConvNets på FPGA. Det föreslagna konstruktionsflödet använder sig av nya omvandlingar över ett synkront Dataflödesbaserat modelleringsramverk tillsammans med ett latencycentriskt optimeringsförfarande för att effektivt utforska designutrymmet med låg latens. Kvantitativ utvärdering visar stora förbättringar i latency när latency-driven optimering är på plats ger mönster som förbättrar latency av AlexNet med 73,54× och VGG16 med 5.61× över genomströmning-optimerad design.
Detta beslut träder i kraft dagen efter det att det har offentliggjorts i Europeiska unionens officiella tidning. Ref presenterade en latencydriven konstruktionsmetod för kartläggning av CNN:er för FPGA.
Latency-driven design for FPGA-based convolutional neural networks
{'venue': '2017 27th International Conference on Field Programmable Logic and Applications (FPL)', 'journal': '2017 27th International Conference on Field Programmable Logic and Applications (FPL)', 'mag_field_of_study': ['Computer Science']}