Abstract-The flyttal-punkt enhet är en av de vanligaste byggstenen i alla datorsystem och används för ett stort antal applikationer. Genom att kombinera två state-of-the-art tekniker av oprecis hårdvara, nämligen Gate-Level Pruning och Inexact Speculative Adder, och genom att införa en ny Inexact Speculative Multiplier arkitektur, tre olika ungefärliga FPUs och en referens IEEE-754-kompatibel FPU har integrerats i en 65 nm CMOS-process i en låg effekt multi-core processor. Silikonmätningar visar upp till 27 % effekt, 36 % area och 53 % produktbesparingar för effektområde jämfört med IEEE-754 enkelprecisions FPU. Noggrannhetsförlust har utvärderats med en högdynamisk bildtonsamplingsalgoritm, vilket resulterar i små men icke-synliga fel med bildens PSNR-värde på 90 dB. Med det prognostiserade slutet på Moores lag och den ökande komplexiteten att designa och tillverka integrerade kretsar har kraft och pålitlighet blivit de största utmaningarna för teknikskalning. Kraft har definitivt uppstått som en kritisk fråga på grund av den dåliga skalningen av V DD och V th, medan transistor miniaturization når nanoskopisk skala har lett till extrema variationer Process-Voltage-Temperatur (PVT). Att uppnå låg effekt och robusthet mot PVT-variationer kräver tyvärr komplicerade och motstridiga konstruktionsbegränsningar. Som en följd av detta drivs designers att söka efter nya energieffektiva kretsdesign- och datortekniker för att möta den exploderande efterfrågan på databehandling från mobila enheter och molntjänster. Ungefärlig databehandling [1, 2] har kommit fram som en lovande lösning för att upprätthålla datorframskridandet och övervinna begränsningarna i teknikskalning. Detta tillvägagångssätt utforskar en ny avvägning mellan energi- eller kretskostnader och tillämpningsnoggrannhet. En myriad av applikationer kan tolerera handel av lite noggrannhet utan att äventyra deras funktionalitet eller användarupplevelse. I exempelvis multimediatillämpningar är en liten del av felen fortfarande omärkliga för människor. För att konstruera ungefärliga system har flera metoder undersökts på olika hårdvarunivåer, såsom överskalning av spänningsfrekvens [3] på fysisk nivå eller i signifikansbaserat minnesskydd [4] på algoritmisk nivå. På kretsnivå är ett intressant tillvägagångssätt att utföra beräkningar med hjälp av ungefärliga aritmetiska operatörer, såsom adders och multiplikatorer, vilket möjliggör en kontrollerad och begränsad mängd fel mot betydande effektbesparing eller prestandaökning. Detta dokument fokuserar på två av dessa tekniker: Gate-nivåbeskärning [5] och Inexact Spekulative Adder [6], som båda har visat betydande besparingar samtidigt i energi, fördröjning och område på bekostnad av rimliga fel.
Camus m.fl. I REF föreslogs en spekulativ ungefärlig multiplikator som kombinerar beskärning på gate-nivå och inexakt spekulativ addition till lägre energiförbrukning och krymper FPU-området.
Approximate 32-bit floating-point unit design with 53% power-area product reduction
{'venue': 'ESSCIRC Conference 2016: 42nd European Solid-State Circuits Conference', 'journal': 'ESSCIRC Conference 2016: 42nd European Solid-State Circuits Conference', 'mag_field_of_study': ['Computer Science']}