I detta dokument presenterar vi en samtidig resursallokering och bindande algoritm för FPGA effektminimering. För att till fullo validera vår metodik och vårt resultat är vårt arbete inriktat på en riktig FPGA (320So) med bättre kretshastighet (1600) jämfört med en traditionell resursalgoritm.
I REF presenterades en låg effekt, samtidig resursalgoritm och bindande algoritm för FPGA, och inkluderade en hög nivå effektskattare.
High-Level Power Estimation and Low-Power Design Space Exploration for FPGAs
{'venue': '2007 Asia and South Pacific Design Automation Conference', 'journal': '2007 Asia and South Pacific Design Automation Conference', 'mag_field_of_study': ['Computer Science']}