Nästa generations multicore applikationer kommer att behandla enorma mängder data med betydande delning. Data rörelse och hantering påverkar minnesåtkomst latens och förbrukar ström. Att utnyttja datalokaliseringen är därför av grundläggande betydelse för framtida bearbetningsföretag. Vi föreslår ett skalbart, effektivt protokoll för delad minnescachekonsistens som möjliggör sömlös anpassning mellan privat och logiskt delad cachelagring av data på chip vid den fina granulariteten hos cachelinjer. Vårt datacentriska tillvägagångssätt bygger på inhardware men ändå low-overheadruntime profilering av platsen för varje cache linje och endast tillåter privat cachelagring för datablock med hög spatio-temporal lokalitet. Detta gör det möjligt för oss att bättre utnyttja de privata cachens och möjliggöra låg latency, lågenergiminnesåtkomst, samtidigt som bekvämligheten av delat minne behålls. På en uppsättning parallella riktmärken, våra låg-overhead lokala-medvetna mekanismer minskar den totala energin med 25% och slutföra med 15% i en NoC-baserad multicore med Reactive-NUCA on-chip cache organisation och ACKwise begränsad katalog-baserade samstämmighet protokoll.
Det lokalt medvetna protokollet om cachekonsistens har nyligen föreslagits för att förbättra åtkomsten till minnet på chipet och energieffektiviteten i storskaliga flerkärniga REF ].
The locality-aware adaptive cache coherence protocol
{'venue': 'ISCA', 'journal': None, 'mag_field_of_study': ['Computer Science']}