Abstract-A low-power Content-Adressable-Memory (CAM) införs med hjälp av en ny mekanism för associativitet mellan inmatningstaggar och motsvarande adress för utdata. Den föreslagna arkitekturen är baserad på ett nyligen utvecklat kluster-sparse-nätverk med binär-viktade anslutningar som i genomsnitt kommer att eliminera de flesta parallella jämförelser som utförs under en sökning. Därför är den dynamiska energiförbrukningen för den föreslagna konstruktionen betydligt lägre jämfört med den för en konventionell lågeffektiv CAM-design. Med tanke på en inmatningsetikett beräknar den föreslagna arkitekturen några möjligheter för platsen för den matchade taggen och utför jämförelserna på dem för att hitta en enda giltig matchning. En 0,13 μm CMOS-teknik användes för simuleringsändamål. Energiförbrukningen och sökfördröjningen för den föreslagna konstruktionen är 9,5 % och 30,4 % av den konventionella NAND-arkitekturen med ett 3,4 % högre antal transistorer.
I REF utvecklar samma grupp av författare också ett innehållstillgängligt minne med GBNN som sparar 90 % av energiförbrukningen.
A Low-Power Content-Addressable-Memory Based on Clustered-Sparse-Networks
{'venue': '2013 IEEE 24th International Conference on Application-Specific Systems, Architectures and Processors', 'journal': '2013 IEEE 24th International Conference on Application-Specific Systems, Architectures and Processors', 'mag_field_of_study': ['Computer Science']}