Moderna mobila processorer erbjuder dynamisk spännings- och frekvensskalning, som kan användas för att minska energibehovet hos inbyggda och realtidsapplikationer genom att utnyttja inaktiva CPU-resurser, samtidigt som alla applikationers realtidsegenskaper bibehålls. Exakta förutsägelser om aktivitetskörning är dock nyckeln till att beräkna de frekvenser och spänningar som säkerställer att alla uppgifters realtidsbegränsningar uppfylls. Tidigare arbete har använt feedback-baserade metoder, där applikationer' tidigare CPU-användningar används för att förutsäga framtida CPU-krav. Otillräckliga förutsägelser i dessa metoder kan leda till missade deadlines, mindre än förväntat energibesparingar, eller stora overheads på grund av frekventa spännings- och frekvensförändringar. Tidigare lösningar ignorerar andra "indikatorer" av framtida CPU-krav, såsom frekvensen av I/O operationer, minnesåtkomst, eller avbryter. Detta dokument tar upp denna brist för minnesintensiva applikationer, där uppmätta aktivitetskörningstider och cachemissfrekvenser används som återkoppling för exakta run-time-prognoser. Cache missfrekvenser indikerar frekvensen av minnesåtkomster och gör det möjligt för oss att härleda de latenser som införs genom dessa operationer. Resultaten i detta dokument visar på förbättringar av antalet tidsfrister och den mängd energi som sparats.
Författarna till REF presenterar en exakt förutsägelse om körningstid och en motsvarande DVFS-teknik baserad på användning av minnesresurser.
Monitoring of cache miss rates for accurate dynamic voltage and frequency scaling
{'venue': 'IS&T/SPIE Electronic Imaging', 'journal': None, 'mag_field_of_study': ['Engineering', 'Computer Science']}