I detta dokument studerar vi problemet med teknikkartläggning av FPGA-arkitekturer med dubbla matningsspänningar (Vdds) för strömoptimering. Detta görs med garantin att kartdjupet på kretsen inte kommer att öka jämfört med kretsen med en enda Vdd. Vi designar först en enkel-Vdd-mappningsalgoritm som uppnår bättre effektresultat än de senaste publicerade lågeffektmappningsalgoritmerna. Vi visar sedan att vår dubbla Vdd-mappningsalgoritm ytterligare kan förbättra energibesparingen med upp till 11,6 % över single-Vdd-mapparen. Dessutom undersöker vi det bästa förhållandet mellan låg-Vdd/hög-Vdd för den största effektminskningen bland flera dubbel-Vdd kombinationer. Såvitt vi vet är detta det första arbetet med dual-Vdd-kartläggning för FPGA-arkitekturer.
REF presenterar en klippräkningsalgoritm som är inriktad på kartläggning av lågeffektteknik för FPGA-arkitekturer med dubbla matningsspänningar.
Low-power technology mapping for FPGA architectures with dual supply voltages
{'venue': "FPGA '04", 'journal': None, 'mag_field_of_study': ['Computer Science']}