I detta dokument introducerar vi en ny metod för att identifiera IP-kärnor i en FPGA genom att analysera innehållet i uppslagstabeller. Denna teknik kan användas för att identifiera registrerade kärnor för IP-skydd mot olicensierad användning. Vi visar metoder för att extrahera innehållet i uppslagstabellerna i en design från en binär bitfil av Xilinx Virtex-II och Virtex-II Pro FPGAs. För att identifiera en kärna jämför vi antalet unika funktioner från uppslagstabeller i kärnan med uppslagstabellerna från en produkt med en FPGA från ett anklagat företag. Även placeringsinformation kan användas för att öka resultatets tillförlitlighet. Med dessa metoder får inga ytterligare källor eller uppgifter inhämtas från det anklagade företaget. Dessa tekniker kan användas för netlist och bitfile kärnor, så ett brett spektrum av kärnor kan identifieras.
I REF föreslår författarna att man använder innehållet i uppslagstabellerna i en FPGA för att visa om en kärna ingår i FPGA-designen.
Identifying FPGA IP-Cores Based on Lookup Table Content Analysis
{'venue': '2006 International Conference on Field Programmable Logic and Applications', 'journal': '2006 International Conference on Field Programmable Logic and Applications', 'mag_field_of_study': ['Computer Science']}