Abstract-Många viktiga applikationer är organiserade kring långlivade, oregelbundna glesa grafer (t.ex. data- och kunskapsbaser, CAD-optimering, numeriska problem, simuleringar). Grafstrukturerna är stora, och applikationerna behöver regelbunden tillgång till en stor, databeroende del av grafen för varje operation (t.ex., algoritmen kan behöva gå grafen, besöka alla noder, eller propagera förändringar genom många noder i grafen). På konventionella mikroprocessorer, grafstrukturerna överstiger on-chip cache kapacitet, vilket gör huvudminne bandbredd och latens de viktigaste prestandabegränsare. För att undvika denna "minnesvägg", introducerar vi en samtidig systemarkitektur för glesa grafalgoritmer som placerar grafnoder i små distribuerade minnen parade med specialiserade grafbehandlingsnoder sammankopplade med ett lätt nätverk. Detta ger oss ett skalbart sätt att kartlägga dessa applikationer så att de kan utnyttja den högbandsbredd och låg-latent kapacitet inbäddade minnen (t.ex., FPGA Block RAMs). På typiska frågor om spridningsaktivering på ConceptNet Knowledge Base, ett urval ansökan, detta översätts till en storleksordning hastighetsökning per FPGA jämfört med en state-of-the-art Pentium processor.
DeLorimier et al REF presenterade GraphStep, en systemarkitektur för glesa grafer som passar i blockminnet för FPGA.
GraphStep: A System Architecture for Sparse-Graph Algorithms
{'venue': '2006 14th Annual IEEE Symposium on Field-Programmable Custom Computing Machines', 'journal': '2006 14th Annual IEEE Symposium on Field-Programmable Custom Computing Machines', 'mag_field_of_study': ['Computer Science']}