Den tekniska analys som används för att bestämma vilka av de potentiella Advanced Encryption Standard kandidater valdes som Advanced Encryption Algorithm inkluderar effektivitet testning av både hårdvara och programimplementeringar av kandidatalgoritmer. Omprogrammerbara enheter som Field Programmable Gate Arrays (FPGAs) är mycket attraktiva alternativ för hårdvaruimplementeringar av krypteringsalgoritmer eftersom de ger kryptografisk algoritm smidighet, fysisk säkerhet och potentiellt mycket högre prestanda än mjukvarulösningar. Detta bidrag undersöker betydelsen av FPGA-implementationer av Advanced Encryption Standard-kandidatalgoritmer. Flera arkitektoniska implementationsalternativ utforskas för varje algoritm. En stark fokus ligger på hög genomströmning implementationer, som krävs för att stödja säkerhet för nuvarande och framtida applikationer med hög bandbredd. Slutligen kommer genomförandet av varje algoritm att jämföras i ett försök att fastställa den lämpligaste kandidaten för maskinvaruimplementering inom kommersiellt tillgängliga FPGA.
Implementeringarna av denna algoritm infördes i REF i syfte att fastställa den lämpligaste kandidaten för maskinvaruimplementering inom kommersiellt tillgängliga FPGA.
An FPGA-Based Performance Evaluation of the AES Block Cipher Candidate Algorithm Finalists
{'venue': 'IEEE Trans. Very Large Scale Integr. Syst.', 'journal': 'IEEE Trans. Very Large Scale Integr. Syst.', 'mag_field_of_study': ['Computer Science']}