Vi föreslår att man använder den dominerande tidskonstanten hos en motstånds-kapacitor RC-krets som ett mått på signalförökningsfördröjningen genom kretsen. Vi visar att den dominerande tidskonstanten är en kvasikonvex funktion av ledningar och kapacitanser, och använder denna egenskap för att kasta flera intressanta designproblem som konvexa optimeringsproblem, specie callay, semide nite program SDPs. Om man till exempel antar att ledningarna och kapacitanserna är en ne funktion av konstruktionsparametrarna som är en vanlig modell i transistor- eller sammankopplingstrådsdimensionering, kan man minimera strömförbrukningen eller det område som är föremål för en övre gräns på den dominerande tidskonstanten, eller beräkna den optimala handelsytan mellan makt, dominerande tidskonstant och område. Vi kommer också att notera att konvex optimering i viss utsträckning kan användas för att utforma topologin för sammanlänkningsledningarna. Detta tillvägagångssätt har två fördelar jämfört med metoder baserade på Elmore delay optimering. För det första, den hanterar en mycket bredare klass av kretsar, t.ex., de med icke-jordade kondensatorer. För det andra leder det alltid till konvexa optimeringsproblem för vilka mycket eektiva interiorpoint-metoder nyligen har utvecklats. Vi illustrerar metoden, och förlängningar, med flera exempel som innebär optimal tråd och transistor dimensionering.
Det visas i REF att problemet med att hitta parametervektorn på ett sådant sätt att den dominerande tidskonstanten hos kretsen (2) är optimerad kan gjutas som ett semidefinit programmeringsproblem.
Optimizing dominant time constant in RC circuits
{'venue': None, 'journal': None, 'mag_field_of_study': ['Computer Science']}