Högpresterande algoritmer för paketklassificering har studerats i stor utsträckning under det senaste årtiondet. Bit-Vector-baserade algoritmer som föreslås för FPGA kan uppnå mycket hög genomströmning genom att bryta regler försiktigt. Den relativt stora förbrukningen av minnesresurser hindrar dock i hög grad tillämpningen av algoritmerna. Det är värt att notera att, i Bit-Vector-baserade algoritmer, stränga minnesresurser i FPGA slösas bort för att lagra relativt gott om värdelösa jokertecken i reglerna. Vi presenterar därmed ett minnesoptimerat paketklassificeringssystem som heter WeeBV för att eliminera det minne som används av jokerkorten. WeeBV består av en heterogen tvådimensionell uppslagsledning och en optimerad heuristisk algoritm för att söka igenom alla wildcardpositioner som kan tas bort. Det kan uppnå en betydande minskning av minnesresurser utan att äventyra den höga genomströmningen av de ursprungliga Bit-Vector-baserade algoritmer. Vi implementerar WeeBV och utvärderar dess prestanda genom simulering och FPGA-prototyp. Experimentella resultat visar att vårt tillvägagångssätt kan spara 37% och 41% minnesförbrukning i genomsnitt för syntetiska 5-tuple regler respektive OpenFlow regler.
I ljuset av den egenskap som bit-vektorn inte förändras efter jokerkortet PE bearbetar inmatning bit-vektorn, Li et al. REF tar bort SRAM-minnet av jokerkortet PE för att uppnå målet att komprimera minnet.
Memory Optimization for Bit-Vector-Based Packet Classification on FPGA
{'venue': None, 'journal': 'Electronics', 'mag_field_of_study': ['Engineering']}