Med processorer hastigheter fortsätter att överträffa minnet delsystem, cache saknade minnesoperationer fortsätter att bli allt viktigare för programprestanda. Som svar på denna fortsatta trend, de flesta moderna processorer nu stöder hårdvara (HW) prefetchers, som agerar för att minska de saknade laster som observerats av en ansökan. Detta papper analyserar beteendet hos cache-missing laster i SPEC CPU2000 och belyser oförmågan hos enhet och enskilda icke-enhet steg prefetchers att korrekt prefetch för vissa vanliga strömmar. Som svar på denna analys föreslås en ny multi-strid prefetcher, som stöder strömmar med upp till fyra distinkta steg. Prestandaanalys för SPEC CPU2000 visar att den föreslagna multistrid prefetcher kan överträffa nuvarande steg förfolier på flera riktmärken; främst på mcf, lucas och facerec, där det uppnår en ytterligare prestandavinst på upp till 57 %. Resultaten av de avancerade HW prefetchers jämförs också med en annan nyligen föreslagna prefetch system, runahead genomförande (RAE), och synergin mellan systemen undersöks.
Iacobovici m.fl. I REF föreslås en prefetcher som kan stödja upp till fyra tydliga steg.
Effective stream-based and execution-based data prefetching
{'venue': "ICS '04", 'journal': None, 'mag_field_of_study': ['Computer Science']}