Den moderna arkitekturens prestanda och energieffektivitet beror på minnesplatsen, som kan förbättras genom tråd- och datakartläggningar med tanke på minnesåtkomstbeteendet hos parallella applikationer. I den här artikeln föreslår vi intensiv sidkartläggning, en mekanism som analyserar minnesåtkomst beteende med hjälp av information om den tid posten av varje sida finns i översättning lookaside buffert. Det ger korrekt information med en mycket låg overhead. Vi presenterar experimentella resultat med simulering och riktiga maskiner, med genomsnittliga prestandaförbättringar på 13,7% och energibesparingar på 4,4%, som kommer från minskningar av cachefel och samtrafiktrafik.
I delade minnesmiljöer minskar kommunikationsbaserad uppgiftsmappning exekveringstid, cachemissar och samtrafiktrafik REF.
Hardware-Assisted Thread and Data Mapping in Hierarchical Multicore Architectures
{'venue': 'TACO', 'journal': None, 'mag_field_of_study': ['Computer Science']}