Abstrakt. Betydelsen av schablonbaserade algoritmer i beräkningsvetenskap har fokuserat uppmärksamheten på optimerade parallella implementationer för multilevel cache-baserade processorer. Temporära blockeringssystem utnyttjar den stora bandbredden och den låga latensen hos cacheminnen för att påskynda schablonuppdateringar och närma sig teoretisk toppprestanda. En viktig ingrediens är att minska datatrafiken över långsamma datavägar, särskilt det huvudsakliga minnesgränssnittet. I detta arbete kombinerar vi idéerna om multicore vågfront temporal blockering och diamant tiling för att komma fram till stencil uppdatering system som visar stor minskning av minnestryck jämfört med befintliga metoder. De resulterande systemen visar prestandafördelar i bandbreddssvältade situationer, som förvärras av de höga byte per lattice uppdatering fall av variabla koefficienter. Vår trådgrupper koncept ger en kontrollerbar avvägning mellan konvergens och minnesanvändning, flytta trycket mellan minne gränssnittet och CPU. Vi presenterar resultat på en modern Intel-processor.
I det senaste arbetet med REF har vi kombinerat denna idé med tidigare arbete med diamant tiling för att komma fram till MWD-systemet som används i detta arbete.
Multicore-optimized wavefront diamond blocking for optimizing stencil updates
{'venue': 'ArXiv', 'journal': 'ArXiv', 'mag_field_of_study': ['Computer Science']}