Slut på annonserna. Sammanfattning av denna webbsida: Moderna mikroprocessordesigner implementerar registernynamnisering med hjälp av registeraliastabeller (RATs) som upprätthåller kartläggningen mellan arkitektoniska och fysiska register. På grund av den icke-triviala kraften som löses upp i ett oproportionerligt litet område är effekttätheten i RAT betydligt högre än i vissa andra datapatkomponenter. Mekanismer föreslås för att minska RAT-effekten och effekttätheten genom att utnyttja den grundläggande observationen att de flesta av de genererade registervärdena används av instruktionerna i nära anslutning till den instruktion som ger ett värde. Den första tekniken inaktiverar RAT-sökningen efter ett källregister om registret är en destination för en tidigare instruktion som skickas i samma cykel. Den andra tekniken eliminerar några av de återstående RAT läsåtkomsterna, även om källregistret värde produceras av en instruktion skickas i en tidigare cykel. Detta görs genom att buffra ett litet antal senaste registeradressöversättningar i en uppsättning externa lås och uppfylla vissa RAT uppslagningsförfrågningar från dessa lås. Nettoresultatet av att tillämpa båda teknikerna är en 30-procentig minskning av RAT-energin utan prestandapåföljd, liten ytterligare komplexitet och ingen cykeltidsförsämring. Dynamiskt schemalagda superskalarprocessorer använder aggressiva exekveringsmekanismer utanför ordningen för att maximera prestandan genom att skörda tillgänglig parallellism i sekventiella program. Varje generation av superskalarer ökar antalet instruktioner som ges i en cykel och använder också större instruktionsfönster för att överväga fler instruktioner för schemaläggning. Den oundvikliga konsekvensen av ett sådant tillvägagångssätt är en dramatisk ökning av den övergripande datapatens komplexitet, effektförbrukning och även effekttäthet, särskilt vid högfrekvensimplementeringar. Även om ström tidigare var ett övervägande främst inom området inbyggda system, idag är det en viktig konstruktion begränsning för högpresterande mikroprocessorer. Om inte energiavledning styrs genom teknikoberoende tekniker kommer näteffekttätheten snart att bli jämförbar med den hos kärnreaktorer [1] som leder till intermittenta och permanenta fel på dören och som också skapar allvarliga utmaningar för kylanläggningarna. Dessutom är fördelningen av areal effekttäthet över ett typiskt chip mycket skev, att vara lägre över on-chip caches och betydligt högre någon annanstans, vilket resulterar i förekomsten av de lokaliserade hot spots på chipet. De icke-uniforma termiska påfrestningar som resultatet är problematiska. En on-chip-struktur med hög effekttäthet är registeraliastabellen (RAT) som upprätthåller de registeradressöversättningar som behövs för att hantera de verkliga databeroendena. Sann databeroende hanteras genom att ett nytt fysiskt register tilldelas för varje nytt resultat som produceras i ett register. RAT upprätthåller information för att lokalisera den senaste instansen av ett arkitektoniskt register. Kartläggningarna mellan de logiska och de fysiska registren upprätthålls i RAT, så att varje instruktion kan identifiera sina källfysiska register genom att utföra RAT-lookups indexerade av adresserna till källlogiska (architectural) register. Läs- och skrivåtkomsten till RAT, samt de åtgärder som krävs för att kontrollera och återställa staten, resulterar i en betydande mängd ström som försvinner i RAT. En hög andel av den totala effekten (6,3–14 %) tillskrivs RAT i den globala effektanalys som utförs i [2, 3]. I kombination med det relativt lilla område som upptas av RAT, skapar detta en hot spot, där effekttätheten är betydligt högre än i vissa andra datapath komponenter, såsom on-chip caches. Vi föreslår mekanismer för att minska RAT-kraften och makttätheten genom att utnyttja den grundläggande iakttagelsen att de flesta av de genererade registervärdena används av instruktionerna i nära anslutning till den instruktion som ger ett värde. I synnerhet föreslår vi två metoder för att minska RAT-effekten. Den första metoden inaktiverar RAT-avläsningarna om det fastställs att det erforderliga källdriftsvärdet produceras av den instruktion som sänds i samma cykel. Den andra tekniken eliminerar några av de återstående RAT läsåtkomsterna, även om det begärda källvärdet produceras av en instruktion som skickas i en tidigare cykel. Detta görs genom att buffra ett litet antal senaste registeradressöversättningar i en uppsättning externa lås och uppfylla vissa RAT uppslagningsförfrågningar från dessa lås. Vi utvärderar våra strömbesparingar med hjälp av noggrann mikroarchitectural simulator och # IEE, 2005
Med samma syfte, Kucuk et al. REF minskade ytterligare antalet åtkomster till FRAM genom att vidarebefordra resultat från tidigare åtkomster som utförts av instruktioner i närheten.
Reducing power dissipation of register alias tables in high-performance processors
{'venue': 'IEE Proceedings - Computers and Digital Techniques', 'journal': 'IEE Proceedings - Computers and Digital Techniques', 'mag_field_of_study': ['Computer Science']}