I detta dokument föreslår vi en arkitektur för beräkning av dubbel precision flyttal-punkt multiple-add smält (MAF) operation + ( × ) som gör det möjligt att beräkna flyttal tillägg med lägre latens än flyttal multiplikation och MAF. Medan tidigare MAF arkitekturer beräkna de tre åtgärderna med samma latency, den föreslagna arkitekturen tillåter att hoppa över de första stegen pipeline, de relaterade med multiplikation ×, vid ett tillägg. För en MAF-enhet som rör sig i tre eller fem steg minskas till exempel latensen för flyttalstillägget till två respektive tre cykler. För att uppnå latensreduktionen för flyttal-punkt tillägg, är justering skiftaren, som i tidigare organisationer är parallellt med multiplikationen, flyttas så att multiplikationen kan kringgås. För att undvika att denna ändring ökar den kritiska vägen, används en dubbeldatapat organisation, där anpassning och normalisering är i separata vägar. Dessutom använder vi de tekniker som utvecklats tidigare för att kombinera addition och avrundning och för att utföra normalisering före addition.
REF presenterar en flyttal MAF-enhet som beräknar flyttalstillägg med lägre latens än flyttalsmultiplikation och MAF.
Floating-point fused multiply-add: reduced latency for floating-point addition
{'venue': "17th IEEE Symposium on Computer Arithmetic (ARITH'05)", 'journal': "17th IEEE Symposium on Computer Arithmetic (ARITH'05)", 'mag_field_of_study': ['Computer Science']}