Supply-spänning minskning är en känd teknik för att minska CMOS aktiv effekt. Vi föreslår en semi-custom spänning-ö-strategi baserad på intern reglering och selektiv anpassad design. Detta tillvägagångssätt möjliggör en öppen inbäddning, eftersom det inte behövs någon ytterligare extern strömförsörjning. Vi tillämpar tillvägagångssättet för höghastighets serielänkar, och vi visar att hög prestanda bibehålls genom riktad tillämpning av anpassad krets och logik design. Ett chip presenteras som utvärderar den presenterade metoden på en 3000-gate 3.2-Gbps multi-protokoll seriell-länk mottagare logik kärna. Vid minskning av utbudet från 1,2V till 0,95V visar chippet en effektbesparing på över 25%.
I REF utforskar författarna en semicustom spänning-ö-strategi baserad på intern reglering och selektiv anpassad design.
A semi-custom voltage-island technique and its application to high-speed serial links
{'venue': "ISLPED '03", 'journal': None, 'mag_field_of_study': ['Computer Science']}