Att optimera prestandan hos en multikärnig mikroprocessor inom en maktbudget har nyligen fått mycket uppmärksamhet. De flesta befintliga lösningar är emellertid centraliserade och kan inte skalas väl med den snabbt ökande kärnintegrationen. Medan några färska studier föreslår kraftstyrningsalgoritmer för många kärnarkitekturer, antar dessa lösningar att arbetsbelastningen för varje kärna är oberoende och därför inte effektivt kan fördela kraft baserat på trådkritiskhet för att påskynda multi-trådade parallella applikationer, som förväntas vara den primära arbetsbelastningen för många kärnarkitekturer. Detta papper presenterar en skalbar effektkontrolllösning för mikroprocessorer med många kärnor som är speciellt utformad för att hantera realistiska arbetsbelastningar, dvs. en blandad grupp av enkelgängade och flertrådiga applikationer. Vår lösning har en treskiktsdesign. Först antar vi kontrollteori för att exakt kontrollera kraften i hela chipet till sin chip-nivå budget genom att justera den aggregerade frekvensen av alla kärnor på chipet. För det andra grupperar vi dynamiskt kärnor som kör samma applikationer och sedan partitionerar den aggregerade frekvenskvoten på chipnivå mellan olika grupper för optimerad övergripande mikroprocessorprestanda. Slutligen delar vi upp frekvenskvoten på gruppnivå bland kärnorna i varje grupp baserat på den uppmätta trådkritiskheten för kortare programkompletteringstid. Som ett resultat, vår lösning kan optimera mikroprocessor prestanda samtidigt som exakt begränsa chip-nivå strömförbrukning under önskad budget. Empiriska resultat på en 12-kärnig hårdvarutestbädd visar att vår kontrolllösning kan ge exakt effektstyrning, samt 17% och 11% bättre applikationsprestanda än två toppmoderna lösningar, i genomsnitt, för blandade PARSEC- och SPEC-riktmärken. Dessutom visar våra omfattande simuleringsresultat för 32, 64 och 128 kärnor samt overheadanalys för upp till 4 096 kärnor att vår lösning är mycket skalbar till många kärnors arkitekturer.
Mamma och Al. REF presenterar en skalbar effekthanteringslösning för arbetsbelastningar som innehåller en blandning av flertrådiga och enkelgängade applikationer i homogen chip multiprocessor.
Scalable power control for many-core architectures running multi-threaded applications
{'venue': '2011 38th Annual International Symposium on Computer Architecture (ISCA)', 'journal': '2011 38th Annual International Symposium on Computer Architecture (ISCA)', 'mag_field_of_study': ['Computer Science']}