Vi beskriver här i APElink+-kortet en PCIe-anslutningsadapter med de senaste framstegen inom trådhastighet och gränssnittsteknik plus maskinvarustöd för en RDMA-programmeringsmodell och experimentell acceleration av GPU-nätverk; denna design gör att vi kan bygga en låg latens, hög bandbredd PC-kluster, APEnet+-nätverket, den nya generationen av vår kostnadseffektiva, tiotals skalbara klusternätverk arkitektur. Vissa testresultat och karakterisering av dataöverföring av en komplett testbänk, baserat på en kommersiell utvecklingskort montering en Altera R FPGA, tillhandahålls. Array Processor Experiment (APE) är en anpassad design för HPC som riktar sig mot fältet av Lattice QCD, som startades av Istituto Nazionale di Fisica Nucleare och samarbetar med ett antal fysikinstitutioner över hela världen, att sedan starten 1984 har utvecklat fyra generationer av anpassade maskiner [1, 2, 3, 4]. I ett spin-off-projekt kallat APEnet [5, 6] utvecklades ett länkkort som gör det möjligt att montera en PC clusterà la APE med off-the-shelf-komponenter. Efter ytterligare utvecklingar som finansierats genom EU-projekt (FP 6 SHAPES [7, 8] och FP 7 Euretile) utvecklades APEnet-projektet till APEnet+ [9], och dess resultat är utformningen av APElink+ värdadaptern, som integrerar både ett nätverksgränssnitt och en kopplingskomponent, vilket för in toppmoderna ledningshastigheter för länkarna och ett PCIe X8 gen2 värdgränssnitt. Med denna senaste push till högre bandbredd, låg effekt och låga kostnader för dataöverföringssystemet, omfattar vi inte bara ett bredare spektrum av intensiva numeriska algoritmer (Lattice QCD är vårt primära men inte exklusiva bekymmer), men också området förvärvssystem för moderna partikel- och astropartikel experiment (sLHC, ILC, CLIC, NA62. ... ).......................................................................................................... Framtidsutsikterna för denna artikel är följande: den första delen förklarar den globala nätverksarkitekturen; den andra ger detaljer om värdkortet; den tredje beskriver den programvara stack som tillhandahålls av programmeringsmiljön; den fjärde skisserar den nuvarande spridningen av APEnet+ hårdvara inom ramen för vårt QUOnG HPC initiativ; den femte och sista en ger slutsatser och skisserar för framtida arbete.
Det använder en anpassad nätverk protokoll, och ger hårdvara stöd för RDMA verksamhet, möjliggör låg latency kommunikation REF.
APEnet+: high bandwidth 3D torus direct network for petaflops scale commodity clusters
{'venue': 'ArXiv', 'journal': 'ArXiv', 'mag_field_of_study': ['Physics', 'Computer Science']}