I mikroprocessorbaserade system, kan stora energibesparingar uppnås genom att minska övergången aktivitet on och off-chip bussar. Detta beror på att den totala kapacitansen som ställs om när en spänningsförändring sker på en busslinje i oftast är större än den kapacitiva belastningen som måste laddas/laddas när interna noder växlas. I detta dokument föreslår vi ett system för att koda n som är lämpligt för att minska växlingsaktiviteten o n linjerna i en n adressbuss. Tekniken bygger på observationen att, i n ett anmärkningsvärt antal fall, p a t t e m s resa till adressbussar är på varandra följande. Under detta villkor är det därför möjligt att automatiskt beräkna adressen t o tas emot vid nästa klockcykel. Följaktligen kan överföringen av det nya mönstret undvikas, vilket leder till att den totala växlingsaktiviteten minskar. Vi presenterar analytiska och experimentella analyser som visar den förbättrade prestandan i vårt kodningssystem jämfört med både binära och Gray adresseringssystem, de senare är allmänt accepterade som m o s t efficient metod f o r adress buss kodning. W e också föreslå effekt och timing effektiva implementationer av kodning och avkodning logik, och vi diskuterar tillämpligheten av tekniken t o verkliga mikroprocessor-baserade konstruktioner.
T0-koden föreslogs i REF för att minska bytesaktiviteten på adressbussarna genom att frysa värdet på bussen om adresserna är sekventiella och kör en ytterligare INC-linje.
Asymptotic zero-transition activity encoding for address busses in low-power microprocessor-based systems
{'venue': 'Proceedings Great Lakes Symposium on VLSI', 'journal': 'Proceedings Great Lakes Symposium on VLSI', 'mag_field_of_study': ['Computer Science']}